

(12)

OFICINA ESPAÑOLA DE PATENTES Y MARCAS

ESPAÑA



1 Número de publicación: 2 800 978

51 Int. CI.:	
H04B 7/06	(2006.01)
H04B 7/08	(2006.01)
H01Q 21/06	(2006.01)
H01Q 21/06	(2006.01)

## TRADUCCIÓN DE PATENTE EUROPEA

Т3

96 Fecha de presentación y número de la solicitud europea:	17.03.2010	E 10250496 (6)
(97) Fecha y número de publicación de la concesión europea:	20.05.2020	EP 2230775

<sup>(54)</sup> Título: Arquitectura de comunicación y control de módulo de transmisión/recepción para matriz activa

30 Prioridad:	73 Titular/es:
<ul> <li>17.03.2009 US 381867</li> <li>(45) Fecha de publicación y mención en BOPI de la traducción de la patente: 07.01.2021</li> </ul>	RAYTHEON COMPANY (100.0%) 870 Winter Street Waltham, MA 02451-1449, US (72) Inventor/es: YOUNG, RICHARD D.; QUAN, CLIFTON; HAUHE, MARK S.; STADING, MARK E.; WARZMAN, CHAIM y VON, ADAM C. (74) Agente/Representante: IZQUIERDO BLANCO, María Alicia

Aviso:En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín Europeo de Patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre Concesión de Patentes Europeas).

### DESCRIPCIÓN

Arquitectura de comunicación y control de módulo de transmisión/recepción para matriz activa

5 Esta invención se realizó con el apoyo del Gobierno en virtud del Contrato Nº FA8750-06-C-0048 otorgado por el Departamento de la Fuerza Aérea. El Gobierno tiene ciertos derechos en esta invención.

#### REFERENCIA CRUZADA A SOLICITUDES RELACIONADAS

10 Esta solicitud es una continuación en parte de la solicitud con número de serie 11/545.841, presentada el 11 de octubre de 2006.

#### ANTECEDENTES

- 15 Las matrices activas multifunción de área grande de próxima generación para aplicaciones ejemplares como antenas espaciales y aéreas para sistemas de radar y comunicación, incluyendo plataformas como microsatélites y aeronaves estratosféricas, pueden ser más ligeras, de menor coste y más conformada de lo que se puede lograr con arquitectura de matriz activa actual y el desarrollo de matriz de panel activo multicapa.
- 20 Una antena de matriz en fase que tiene una distribución de datos de compensación eficiente y métodos relacionados se conoce por la US2002105463A1. En la misma se divulga una antena de matriz en fase que comprende un sustrato y por lo menos un elemento de antena de matriz en fase llevado de este modo, por lo menos un controlador de elemento para controlar dicho por lo menos un elemento de antena de matriz en fase en base a los datos de compensación deseados, y un controlador central para suministrar a dicho por lo menos un controlador 25 del elemento un valor de corriente de un parámetro de control rápido y un bloque de datos de compensación de corriente, el bloque de datos de compensación de corriente basado en un valor de corriente de un parámetro de control lento y un intervalo de valores posibles para el parámetro de control rápido, el parámetro de control rápido variando más rápidamente que el parámetro de control lento, dicho por lo menos un controlador del elemento determinando los datos de compensación deseados en base al bloque de datos de compensación de corriente 30 suministrado y el valor de corriente del parámetro de control rápido. Un desplazador de fase lento mecánicamente ajustable se conoce por la GB2407920A. Una matriz de antenas se conoce por la WO2008045349A1. Un controlador de módulo integrado se conoce por la US5353031A.

### SUMARIO DE LA DIVULGACIÓN

35

40

La invención se define por la reivindicación independiente. Las realizaciones preferidas de la invención se estipulan en las reivindicaciones dependientes. Aunque en esta descripción se han divulgado varias realizaciones y/o ejemplos, la materia para la que se busca protección está limitada estricta y únicamente a aquellas realizaciones y/o ejemplos abarcados por el alcance de las reivindicaciones adjuntas. Las realizaciones y/o ejemplos mencionados en la descripción que no forman parte del alcance de las reivindicaciones son útiles para comprender la invención.

Se divulga un sistema de control distribuido para un sistema de antena de matriz activa. En una realización ejemplar, el sistema de matriz emplea muchos módulos de transmisión/recepción (T/R), cada uno con un elemento radiador asociado, un elemento de desplazador de fase y un conjunto de elementos de interruptor de RF para configurar el módulo para transmitir o recibir modos. El sistema de matriz está dispuesto para generar un haz de matriz de transmisión o recepción. El sistema de control distribuido en una realización ejemplar incluye un procesador de matriz para controlar la matriz, el procesador configurado para generar señales de comando para configurar los elementos del módulo de T/R para transmitir o recibir el modo y dirigir el haz de la matriz en una dirección deseada. Las señales de comando para dirigir el haz de la matriz incluyen pendientes en fase comunes a todos los módulos de T/R en una matriz o submatriz dada. Cada módulo de T/R incluye una función de control de dirección de haz configurado para convertir los datos de pendiente de fase en datos de fase para configurar el elemento desplazador de fase para ese módulo de T/R a una configuración de desplazamiento de fase para la dirección del haz asociado con los datos del índice de pendiente de fase.

La presente invención proporciona además un sistema de antena de matriz activa, que comprende: una pluralidad de paneles de submatriz, cada uno de los cuales incluyendo uno o más conjuntos de submatrices de módulos de transmisión/recepción (T/R), cada uno con un elemento radiador asociado, un elemento de desplazador de fase y un conjunto de elementos de conmutación de RF para configurar el módulo de T/R para transmitir o recibir modos, y un controlador de dirección de haz esclavo (BSC); un procesador central para generar señales de control a los BSC esclavos para la pluralidad de paneles para controlar el funcionamiento del sistema y generar haces de transmisión y recepción en los modos de transmisión y recepción respectivos; cada uno de los BSC esclavos incluyendo un procesador para controlar el uno o más conjuntos de módulos de T/R en el panel respectivo, el procesador configurado para propagar señales de comando para configurar los elementos de los módulos de T/R para transmitir o recibir el modo y para dirigir el haz de la matriz a una dirección deseada, y en donde las señales de comando para dirigir el haz de la matriz incluyen datos de la pendiente de fase comunes a todos los módulos de T/R

en dicho por lo menos un conjunto; y en donde cada módulo de T/R incluye una función de control de dirección del haz configurada para convertir dichos datos de pendiente de fase a datos de fase para configurar el elemento de desplazador de fase asociado con cada módulo de T/R respectivo a una configuración de desplazamiento de fase para la dirección del haz asociada con dichos datos de pendiente de fase.

- Las señales de comando pueden proporcionarse a los módulos de T/R mediante un par de señales de líneas de control que propagan una señal de reloj y una o más palabras de datos en un modo de transferencia de datos.
- 10 El par de señales de líneas de control puede ser un solo par de líneas diferenciales.

En una realización, los módulos de T/R de dicho por lo menos un conjunto están dispuestos en una pluralidad de filas, y cada fila incluye un módulo de T/R maestro y una pluralidad de módulos de T/R esclavos, y el módulo de T/R maestro para cada fila recibe las señales de comando del BSC esclavo y propaga las señales de comando en un bus a los módulos de T/R esclavos correspondientes en la fila.

La pluralidad de filas puede estar dispuesta como conjuntos de filas pares e impares, y en donde el módulo de T/R maestro para cada fila par también propaga las señales de comando en dicho bus a los módulos de T/R esclavos en una fila impar correspondiente. En dicha realización, el módulo de T/R maestro para cada fila impar normalmente está normalmente deshabilitado para propagar las señales de comando a los módulos de T/R esclavos en una fila correspondiente, e incluye circuitos lógicos para determinar una condición de error en la que las señales de comando del procesador no coinciden con las señales propagadas en dicho bus desde el módulo de T/R maestro de fila par correspondiente y se activa para propagar las señales de comando a los módulos de T/R esclavos en la fila impar y en la fila par correspondiente.

```
25
```

40

50

15

5

Los datos de pendiente de fase incluyen preferiblemente datos de pendiente de fase de dirección X e Y.

Las señales de comando pueden incluir además datos de calibración.

30 En una realización particular, el sistema de antena de matriz activa está montado en una aeronave, y la pluralidad de paneles de submatriz están montados de manera conformada a un revestimiento de la aeronave.

### BREVE DESCRIPCIÓN DE LOS DIBUJOS

35 Los expertos en la técnica apreciarán fácilmente las características y ventajas de la divulgación a partir de la siguiente descripción detallada cuando se lea junto con los dibujos en los que:

> La FIG. 1 Una vista isométrica que ilustra una arquitectura de matriz que emplea una submatriz formada por un rollo o lámina continua doblada de una placa de circuito flexible.

- La FIG. 2 es una vista en despiece isométrico de elementos de una realización ejemplar de un panel de matriz ligero. La FIG. 2A es una vista de extremo de la matriz de la FIG. 2. La FIG. 2B es una vista de extremo esquemática en despiece de la parte de matriz de la FIG. 2A.
- 45 La FIG. 2C es una vista isométrica gráfica, que ilustra las características de una realización ejemplar de la estructura de submatriz de la FIG. 2.

La FIG. 3 es una vista en despiece de una parte de otra realización ejemplar de una matriz que incluye una submatriz formada a partir de una placa de circuito flexible continua.

- La FIG. 4 es una vista lateral gráfica que ilustra una disposición de montaje ejemplar para chips del módulo de T/R en un montaje de matriz de paneles.
- La FIG. 5 es un diagrama esquemático gráfico que ilustra una señal de control ejemplar y una disposición de colector de alimentación de CC para una parte de un montaje de matriz.

La FIG. 6 es un diagrama esquemático de una realización ejemplar de líneas de señal de potencia y control para los módulos de T/R de un montaje de matriz de paneles.

60 La FIG. 7 es un diagrama esquemático similar a la FIG. 6, que muestra una realización ejemplar de una red de alimentación de RF de segundo nivel.

La FIG. 8 es una vista isométrica gráfica de una realización ejemplar de una estructura base para un montaje de matriz de panel ejemplar.

La FIG. 9 es una vista isométrica de una realización ejemplar de una placa de circuito flexible plegada que emplea radiadores dipolo acampanados.

Las FIGS. 10A-10C son diagramas de bloques esquemáticos que ilustran características de una realización ejemplar de un circuito de RF de subpanel de matriz activa.

La FIG. 11 es una vista isométrica de una aeronave que emplea una realización ejemplar de un montaje de matriz de paneles. La FIG. 11A es una vista isométrica de una parte del montaje de matriz de paneles dentro del círculo 11A de la FIG. 11.

10

30

35

La FIG. 12 ilustra en gorma de diagrama de bloques esquemático altamente simplificado una realización ejemplar de una arquitectura de control para un sistema de antenas de matriz activa. La FIG. 12A es un diagrama de bloques esquemático simplificado que ilustra una disposición de arquitectura de control ejemplar para un panel de submatriz del sistema de antenas de matriz de la FIG. 12A.

- 15 La FIG. 13A es un diagrama de bloques esquemático que ilustra una realización ejemplar de un Circuito Integrado de Microondas Monolítico de Módulo de T/R altamente integrado (MMIC).
  - La FIG. 13B es un diagrama de bloques esquemático de una realización alternativa de un módulo de T/R.
- 20 La FIG. 14A es un diagrama esquemático que ilustra una realización ejemplar de una topología de interfaz de matriz. La FIG. 14B es un diagrama esquemático de un circuito para la interfaz para un T/R en la topología de la FIG. 14A.
- 25 La FIG. 15 es una forma de onda de señal ejemplar que usa la codificación Manchester en un par de líneas diferenciales.

La FIG. 16 es una forma de onda ilustrativa de una secuencia de sincronización y datos para un módulo de T/R.

La FIG. 17 ilustra una realización ejemplar de un diagrama de bloques de lógica de control para un módulo de T/R.

La FIG. 18 es un esquema de circuitos de una realización ejemplar de un circuito de voltaje de referencia.

#### DESCRIPCIÓN DETALLADA

En la siguiente descripción detallada y en las varias figuras de los dibujos, los elementos similares se identifican con números de referencia similares. Las figuras no están a escala, y los tamaños de las características 40 relativos pueden exagerarse con propósitos ilustrativos.

Una realización ejemplar de una arquitectura de antena de matriz puede emplear radiadores, por ejemplo, radiadores de ranura larga, formados plegando una lámina de laminado de circuito flexible RF revestida de conductor delgado, dando como resultado una apariencia plisada de tipo origami, que a veces puede ser referida 45 como un montaje "origami" o matriz de panel de origami. Las señales de control, la alimentación de CC y las trazas del circuito de alimentación de RF pueden formarse o depositarse en esta lámina laminada de núcleo individual junto con MMIC (circuitos integrados monolíticos de microondas) de T/R (transmisión/recepción). En una realización ejemplar, la lámina de laminado de radiador de circuito flexible integrado puede unirse a una segunda capa de laminado de circuito flexible que contiene una segunda capa de alimentación, por ejemplo, en un ejemplo no 50 limitativo, una alimentación de línea de tira de aire. En una realización ejemplar, las interconexiones verticales no se emplean dentro de la lámina de laminado del radiador de circuito flexible plegado, reduciendo significativamente los costes de producción de la matriz. Una realización ejemplar no limitativa de una matriz puede tener aproximadamente 1 cm de espesor con un peso de 1,2 kg por metro cuadrado. La forma del circuito flexible puede seleccionarse para crear el radiador dentro del pliegue y en el lado opuesto del circuito de colector, de tal manera 55 que los dos estén protegidos entre sí. Esta construcción puede fabricarse como una apertura individual o separarse en paneles de submatriz.

Una realización ejemplar no limitativa de una antena de matriz integra el radiador, una red de alimentación de nivel uno de RF, señales de control y un colector de alimentación de CC con una única capa de placa de circuito flexible. En una realización ejemplar, el montaje puede fabricarse sin un solo conductor a través de la capa. La FIG. 1 es una vista isométrica de una realización ejemplar que ilustra una matriz 50. La matriz se fabrica usando pliegue tipo origami de la placa de circuito flexible 52 para aumentar efectivamente el área para enrutar todas las líneas de RF, señal y alimentación en una única capa, sin aumentar el área de red de la matriz o usando cualquier vía dentro de la placa de circuito flexible de RF.

En la realización ejemplar de la FIG. 1, la placa de circuito flexible 52 está fabricada de una capa dieléctrica flexible que tiene una capa de material conductor, por ejemplo, aluminio o cobre formado en la superficie exterior. La capa dieléctrica flexible puede ser, por ejemplo, poliimida, polietileno, polímero de cristal líquido (LCP), sustratos a base de Teflón®, o cualquier material de sustrato orgánico de 5 micro pulgadas a 5000 micro pulgadas de espesor. La capa dieléctrica flexible puede estar, en realizaciones ejemplares, en formato de lámina de hasta 36 pulgadas por 36 pulgadas o en formato de rollo de varios pies de ancho por 1000 de pies de largo. Estas dimensiones no son limitativas, y simplemente se dan como ejemplos. En una realización ejemplar, la capa conductora puede retirarse selectivamente en áreas alargadas 54 que son paralelas a los pliegues para formar radiadores de ranura larga que se colocan en la parte superior de cada pliegue de la matriz de origami 50. Colocados en la superficie opuesta 56 de la placa de circuito flexible 52 están los circuitos de RF, las líneas de señal, y las líneas de alimentación, generalmente representadas por la referencia 58 en la FIG. 1, para la matriz. Una segunda placa de circuito 60 puede estar unida a la placa de circuito plegado 52 para proporcionar circuitería adicional, por ejemplo, para una red de alimentación de segundo nivel, por ejemplo, una red de alimentación de fila, en una realización ejemplar. La placa 60 puede ser flexible o rígida, y en una realización ejemplar puede estar unida adhesivamente.

15

20

25

10

5

En una realización ejemplar no limitativa, la forma del origami se pliega dentro del circuito flexible de RF, por ejemplo, como se muestra en la realización ejemplar de la FIG. 2, puede ser la de un radiador de ranura larga respaldado por cavidad. Esto da como resultado que la apertura radiante y los colectores de distribución estén protegidos unos de los otros. Los chips y condensadores del módulo de TR pueden montarse en el circuito flexible de RF plegado tridimensional (3D) usando métodos como, a modo de ejemplos no limitativos, unión de epoxi o soldadura de circuitos integrados o componentes de montaje en superficie empaquetados, conectados eléctricamente por enlace por cable o accesorio de chip flip. El plegado tridimensional del circuito flexible de RF puede permitir la incorporación de características físicas adicionales como soporte estructural mejorado, conformidad con superficies bidimensionales (2D) y 3D, y permitir la expansión y contracción física debido a tensiones aplicadas a la matriz durante la implementación o el funcionamiento. La integración de la funcionalidad para RF, el control y la distribución de alimentación pueden eliminar la necesidad de varias capas de placas de circuito, películas de unión adhesiva y cientos de miles de placas como se emplea típicamente en una PCB multicapa. El resultado es una construcción simplificada de un panel de matriz activa que es ligero.

- 30 En la matriz o submatriz de origami básica pueden incorporarse características funcionales y mecánicas de la matriz adicionales mediante la integración de capas adicionales de placas de circuitos flexibles de RF plegadas en 3D o láminas planas simples de placas de circuitos flexibles de RF. Las FIGS. 2-2C ilustran características de una realización ejemplar de una matriz 100, que comprende una submatriz de origami 110. La submatriz 110 incluye una lámina de laminado delgada 112, que puede incluir un sustrato dieléctrico flexible 112B, con un patrón de capa conductora 112A formado en una primera superficie superior de la lámina dieléctrica y un patrón de conductor 112C formado en una segunda superficie inferior del sustrato dieléctrico. La lámina 112 tiene una pluralidad de pliegues o dobleces paralelas 112-1 formadas en la misma. Los pliegues 112-1 definen cavidades 114.
- Las técnicas adecuadas para formar la lámina en la estructura plegada de origami pueden incluir, a modo de ejemplos no limitativos ejemplares, moldeo usando herramientas de matriz dura como en una plancha de rejillas o mediante plegado continuo a través de un mandril o una cuchilla de filo recto, a veces con aplicación localizada de calor. El control de la forma puede depender del material base de la lámina. Por ejemplo, en el caso de LCP, la forma puede lograrse a través de polímeros de reticulación a temperatura elevada en un proceso de moldeo. Otros materiales pueden "arrugarse" para asegurar un contorno de forma adecuado y luego a través de un accesorio de capa de polímero adicional, mantenido en su sitio como una persiana veneciana o una estructura de celda abierta como en un panal.

En una realización ejemplar, en la que las estructuras del radiador son radiadores de ranura larga respaldados por cavidad, el patrón de capa conductora 112B puede ser una capa de plano de tierra continuo con un conjunto de áreas o ventanas aliviadas formadas en el mismo para permitir la excitación por un conjunto de sondas en el lado opuesto de la capa dieléctrica.

Puede unirse una única capa de placa de circuito flexible de RF a la parte superior de la submatriz de origami para formar un radomo 120. Los materiales de radomo ejemplares pueden variar, desde poliimida delgada de 0.001 pulgada de grosor hasta materiales tipo sándwich de varias pulgadas de grosor compuestos de varios polímeros o ésteres. Los materiales de radomo pueden elegirse típicamente para reducir la pérdida de RF o para ayudar a hacer coincidir la apertura radiante con el espacio libre. Los reflectores solares son típicamente películas de polímeros como, por ejemplo, películas de poliésteres o acrilato, ya sea de una sola capa o multicapa.

60 La matriz 100 puede incluir además, en una realización no limitativa ejemplar, un colector de segundo nivel y una estructura de lámina frontal 130, fabricados en una realización ejemplar como una combinación de tres capas 132, 134, 136 (FIG. 2B) de hojas de circuitos flexibles plegadas/formadas en 3D para formar una red de alimentación de RF de segundo nivel, así como proporcionar señal de control y líneas de alimentación de CC. La estructura de segundo nivel 130 puede ensamblarse en la submatriz de origami 110, y puede usarse en una realización ejemplar para servir varias submatrices de origami en combinación para formar un único montaje de apertura de área grande. Para algunas aplicaciones, puede no incluirse la estructura 130.

En una realización ejemplar, la estructura de segundo nivel 130 puede utilizar líneas de transmisión de línea de tira de aire de baja pérdida 140 para distribuir señales de RF, por ejemplo, a las varias submatrices de origami. 5 Las placas de circuito flexible de RF 132, 136 están conformadas para formar canales de aire metalizados 138 alrededor de las trazas del circuito de la línea de tira de aire. Las líneas de transmisión de microtiras suspendidas también pueden usarse para realizar una alimentación de RF de segundo nivel, como se representa en la FIG. 3. El ensamblaje de la submatriz de origami 110 y la estructura de segundo nivel 130 forma cavidades/canales protegidas 150 (FIG. 2A) para reducir la interferencia electromagnética (EMI).

10

Como se ilustra en la vista despiezada de la FIG. 2B, en una realización ejemplar, la unión del radomo 120 a la submatriz 110, y de la submatriz 110 a la estructura de segundo nivel 130 puede lograrse mediante adhesivos. Puede emplearse una capa adhesiva estructural 160 para unir el radomo 120 a la submatriz de origami 110.

15 La submatriz de origami 110 puede fabricarse con una placa de circuito flexible que incluye una capa dieléctrica 110B, una capa de plano de tierra 110A formada en una superficie superior de la capa dieléctrica, por ejemplo, una capa de aluminio. El plegado de la estructura 110 crea radiadores de ranura larga de banda X 116 en las "dobleces" o pliegues 112-1 de la placa de circuito plegada. La superficie inferior de la capa dieléctrica 110B ha formado sobre la misma un patrón conductor que define una red de alimentación de nivel uno de RF, por ejemplo, banda X, con colectores de línea de señal y de alimentación.

- Puede usarse una capa adhesiva estructural y conductora 162 para unir la estructura de alimentación de segundo nivel 130 a la red de alimentación de primer nivel fabricada en la submatriz de origami 110. El adhesivo estructural puede estar en forma de una capa "preimpregnada" 162A y puede tener agujeros cortados para la colocación de partes adhesivas conductoras 162B, para hacer contactos eléctricos selectivos entre la señal de control y las líneas de alimentación en la estructura 110 y la estructura 130. "Preimpregnado" (preimpregnación) se refiere a un material a base de resina a veces con una estera o tela tejida usada para combinar capas de polímero en una estructura monolítica. El adhesivo conductor puede tamizarse después de la colocación de la capa estructural preimpregnada. Cuando está curado, es decir, procesado acelerando térmicamente el endurecimiento de los epoxis adhesivos, el adhesivo conductor puede proporcionar la ruta tanto para las líneas de señal como para las eléctricas. Puede obtenerse una conexión RF mediante acoplamiento capacitivo entre dos almohadillas colocadas en las alimentaciones de nivel uno y nivel dos.
- La FIG. 2C ilustra un fragmento de una realización ejemplar de la estructura de submatriz 110, que muestra la parte inferior del montaje de placa de circuito flexible 112 que tiene fabricado sobre la misma el patrón de conductor 180 para conducir señales de alimentación y control a dispositivos activos 170 montados en el sustrato 112. Los dispositivos activos pueden incluir chips MMIC de módulo de T/R, por ejemplo. La parte inferior del sustrato también tiene fabricado sobre la misma un patrón de conductor 182 que forma una red de alimentación de RF de primer nivel que interconecta los dispositivos activos 170 con una red de alimentación de RF de segundo nivel formada en la estructura de segundo nivel 130. También hay fabricadas sobre el sustrato trazas de conductor 184 conectadas con los dispositivos activos 170 e incluyen partes que actúan como sondas de estructura de radiador. Las trazas del conductor 184 pasan sobre las ranuras o ventanas 112A-1 formadas en la capa conductora 112B (FIG. 2B) en la superficie opuesta de la estructura 110. Estas sondas 184 excitan las cavidades de los radiadores de ranura larga.

La FIG. 3 es una vista isométrica de una realización ejemplar alternativa de una arquitectura de matriz 200, que es similar a la matriz 100 de la FIG. 2, excepto que la estructura de alimentación de segundo nivel 230 emplea una estructura de línea de transmisión de microtira suspendida 240 para realizar la estructura de alimentación de RF de segundo nivel 230.

50

55

60

65

Las FIGS. 4-7 ilustran una realización ejemplar de una interconexión de las líneas de señal de control y de alimentación de CC a los chips de transmisión/recepción (T/R) 170 montados en la submatriz de origami 110. En esta realización, la señal de control y las líneas de alimentación de CC se ejecutan en serie a los chips del módulo de TR 170 a lo largo del sustrato del panel de submatriz de origami 3D 112. Las líneas de señal y de alimentación y las I/O del chip de TR que generalmente comprenden el colector 180 pueden ser ortogonales para las líneas de RF y la red de alimentación 180 de las I/O que se ejecutan desde la alimentación de RF de primer nivel y transición del radiador para evitar cruces y a través de interconexiones dentro de la placa de circuito flexible de RF 112. La línea de transmisión de microtira puede usarse para la red de alimentación de RF de primer nivel 180, ya que puede enrutarse a lo largo de la placa de circuito flexible de RF plegada 112. Como los circuitos del colector están colocados a lo largo del lado de los radiadores de ranura larga, no hay aumento en el grosor de la antena; para la banda X, el grosor del panel de origami en una realización del radiador puede incorporar una línea de transmisión de microtira 182 que va desde los chips de TR 170 a lo largo del acoplamiento de la placa de circuito flexible de RF a cualquiera de una ranura 112A-1 localizada a lo largo del lado de la cavidad del radiador o a una sonda 184 que corre a través de la parte superior de la cavidad.

La FIG. 4 representa gráficamente una realización ejemplar de una técnica para unir dispositivos de circuito de RF 170 a un sustrato de matriz 112. En este ejemplo, los dispositivos 170 pueden ser chips MMIC, montados en el sustrato 112 mediante almohadillas de conductor 170-1. Estos chips MMIC pueden proporcionar funciones de módulo de T/R, por ejemplo, para un régimen de frecuencia de matriz de banda X.

La FIG. 5 es una representación en vista superior de una realización ejemplar de una parte de la circuitería formada en la parte inferior del sustrato 112 a lo largo de un pliegue o doblez de la estructura del sustrato de origami. Un patrón de traza de conductor define la señal de control y el colector de potencia 180 cuya serie conecta los dispositivos activos 170 conectados al sustrato 112. Una red de alimentación de nivel uno de RF representada como 182 proporciona señales de RF a los dispositivos activos 180, con conductores de sonda de RF 184 conectados a los dispositivos activos 180.

15 La FIG. 6 es una representación en vista superior de una realización ejemplar de una parte más grande de la circuitería representada en la FIG. 5, para varios pliegues o dobleces adyacentes en la estructura de sustrato 110. La conexión en serie de la señal de control y el colector de alimentación puede extenderse desde un área de columna entre dos pliegues adyacentes a la siguiente área de columna pasando la parte de patrón de conductor transversal 180A debajo de un pliegue para conectarse a las partes de patrón de conductor paralelas en las áreas de columna adyacentes. También se representa la red de alimentación de RF de nivel uno 182.

La FIG. 7 es una vista similar a la de la FIG. 6, con una realización ejemplar de una red de alimentación de RF de segundo nivel 190 representada en líneas discontinuas. La red 190 se fabrica sobre o en la estructura de segundo nivel 130, incluyendo la línea de transmisión 140.

25

30

35

40

45

En la FIG.8 se representa una realización alternativa ejemplar de una estructura de segundo nivel, como la estructura 330. Una estructura de panel de origami como el panel 110 puede estar unida a la estructura 330 de una manera similar a la representada en la FIG. 2, excepto que los pliegues del panel 110 están unidos a la estructura 330 en las áreas elevadas por encima de los canales de línea de tira suspendidos. La estructura 330 tiene un patrón de "rejilla" que facilita la fabricación de los canales de línea de tira 334, 336 en dos direcciones transversales. Las vías conductoras 338 pueden formarse en la capa superior de la estructura 330 ilustra un fragmento de un patrón conductor ejemplar 340 que puede interconectarse con el patrón conductor fabricado en la estructura de submatriz de origami correspondiente. El patrón del conductor puede incluir, por ejemplo, almohadillas conductoras 342 que se conectan eléctricamente a las almohadillas en el patrón del conductor de la submatriz. El patrón del conductor 340 incluye además las líneas del conductor 348 que se extienden a un conjunto de vías 346. Se pueden hacer conexiones eléctricas al patrón del conductor en extremos opuestos de las vías 346 en la parte inferior de la estructura 330. El patrón del conductor puede extenderse o replicarse según sea necesario sobre áreas de la estructura 330.

Otros tipos de radiadores pueden plegarse dentro de la submatriz de paneles de origami junto con los radiadores de ranura larga. La FIG. 9 representa radiadores dipolares acampanados 360 incorporados en un montaje de placa de circuito flexible de RF plegado 350. Los chips del módulo de T/R 370 están montados en superficies planas del montaje de placa de circuito 350.

En las FIGS. 10A-10C se ilustra una arquitectura de RF ejemplar para una realización ejemplar de una matriz de subpaneles activa de origami. La FIG. 10 A representa un diagrama de bloques ejemplar para un sistema de matriz activa de RF 400. El sistema incluye un circuito de control de transmisión/recepción (T/R) 410, representado con más detalle en la FIG. 10B, que está conectado a una red de alimentación de segundo nivel ejemplar 420 para la matriz de subpaneles 400. El circuito de control de T/R 410 recibe una señal de control de entrada desde un excitador de RF como un excitador de banda X, y enruta las señales recibidas desde los módulos de T/R a un circuito receptor como un receptor de banda X. La red de alimentación 420 tiene puertos I/O 422 conectados respectivamente a los puertos I/O de la red de alimentación de RF de primer nivel 430. La red de alimentación de RF de primer nivel tiene puertos I/O 432 que están conectados a su vez a la los chips del módulo de transmisión/recepción (T/R) 440 montados en la placa de circuito de panel de origami. Los radiadores 450 están conectados a los chips del módulo de T/R.

La FIG. 10B ilustra un diagrama de bloques funcional esquemático de una realización ejemplar de un circuito de control de T/R 410, que incluye un amplificador de potencia 412 para amplificar señales del excitador, un amplificador de ruido bajo 414 para amplificar señales recibidas y un interruptor 416 para seleccionar canales de transmisión o recepción.

La FIG. 10C ilustra un diagrama de bloques funcional esquemático de una realización ejemplar de un chip de módulo de T/R 440, que incluye un amplificador de potencia 446 para amplificar las señales de transmisión desde

el circuito de control de T/R 410, un amplificador de ruido bajo 446 para amplificar las señales recibidas desde el radiador 450, e interruptores 448A, 448B para seleccionar cualquiera del canal de transmisión o el canal de recepción. El chip 440 también incluye un desplazador de fase variable 442.

- 5 Una aplicación ejemplar para una antena de matriz de origami es la construcción de una antena de matriz activa delgada y ligera 490 montada en el revestimiento de una aeronave 480 como se muestra en las FIGS. 11 y 11A. En este ejemplo, la antena puede incorporar cientos de paneles activos de origami individuales 492 montados sobre el revestimiento.
- 10 La conexión de las líneas de alimentación, señal y RF desde la aeronave a la alimentación de nivel dos en los paneles puede lograrse mediante el uso de conectores de bajo perfil. Un conector de RF de estilo GPPO recto de montaje en superficie es ligero y tiene baja pérdida. Un accesorio de estilo de botón de ángulo recto en el conector de acoplamiento puede proporcionar una solución de cable ligera pero fácilmente enrutable. Para las líneas de alimentación y señal puede usarse un conector microD estándar de bajo perfil, peso ligero y montaje en superficie. El conector microD puede orientarse recto o en ángulo recto para facilitar el enrutamiento del cable.

Las tecnologías de circuito flexible de RF delgado pueden emplearse en la fabricación de antenas de matriz de panel activo flexibles delgadas ultraligeras. La aplicación de circuitos tridimensionales en una capa flexible de RF plegada/formada puede ser un factor clave para la integración de funciones tanto eléctricas como mecánicas. Esto puede resultar en una reducción significativa en el número de capas dieléctricas, de conductores y adhesivas. También puede eliminarse casi por completo el número de interconexiones y, en una realización ejemplar, puede estar localizado principalmente en la alimentación de RF de segundo nivel.

- Para una aplicación de aeronave ejemplar, la comunicación con una gran cantidad de elementos de T/R individuales por panel, por ejemplo, decenas de miles, mientras se mantiene la disipación de energía y la interconexión al mínimo, presenta un desafío significativo. Como la antena para una aeronave puede tener una gran cantidad, por ejemplo, miles de paneles montados en la aeronave, puede emplearse un controlador de dirección de haz esclavo (BSC) para enrutar comandos desde el procesador central y el BSC maestro a los elementos de TR en cada panel. En una realización ejemplar de una arquitectura de control distribuido, la funcionalidad del controlador de dirección del haz puede implementarse en cada elemento, minimizando por tanto la cantidad de transferencia de
- datos requerida para dirigir el haz. Con una arquitectura de dirección de haz distribuida, en una realización ejemplar, solo datos de índice de calibración y pendientes de fase x e y. comunes a todos los elementos para un panel o submatriz dados, se transfiere a los elementos del módulo de T/R en cada panel. En una realización ejemplar, los datos del índice de calibración son un conjunto de datos que pueden convertirse en cada elemento en un panel para
- 35 proporcionar un conjunto de configuraciones de fases de calibración. Para la aplicación ejemplar en la que la matriz se monta en una aeronave, que no es una estructura rígida, de vez en cuando puede ser necesario actualizar los datos de calibración para cada elemento. Para reducir el consumo de energía en el controlador de señales de control, puede emplearse una arquitectura de "abanico abierto" de baja potencia redundante con un solo par diferencial de líneas para transferir estos datos. Después de la transferencia de datos, el par diferencial puede
- 40 usarse para controlar la pulsación del módulo de T/R. Tras el final de la pausa, estas líneas vuelven a su modo de transferencia de datos para cargar los siguientes datos del haz. El conversor de potencia integrado y los circuitos de administración también pueden diseñarse en el chip del módulo de T/R. La incorporación de esta funcionalidad adicional puede aplicarse, por ejemplo, a un de módulo TR de un solo chip, un montaje de módulos de TR de chip apilados o un montaje de módulos de TR de "sistema en un paquete" (SIP).

La FIG. 12 ilustra en forma de diagrama de bloques esquemático altamente simplificado una realización ejemplar de una arquitectura de control para un sistema de antena de matriz activa 500 que comprende un número, típicamente un gran número, de paneles de submatriz 492. Un procesador central de matriz y BSC maestro 502 controla el sistema de matriz para generar los haces de transmisión y recepción de la matriz en direcciones de haz seleccionadas. En esta realización, cada panel de submatriz incluye un BSC esclavo 492A que recibe señales de control de dirección del haz desde el procesador central, y genera señales de control para las matrices de módulos de T/R en el panel de submatriz. Puede haber una gran cantidad de módulos por panel de submatriz.

La FIG. 12A ilustra, en forma esquemática simplificada, las características de un panel de matriz activa ejemplar 492, que puede replicarse muchas veces en el sistema de matriz 500 de la FIG. 12. Como se muestra, el panel de matriz activa puede incluir muchas submatrices, incluyendo la submatriz 494, y un único BSC esclavo que recibe datos y comandos del BSC maestro 502. En esta realización, cada submatriz incluye muchas filas de elementos del módulo de T/R, cada uno conectado a un elemento radiante correspondiente. Por ejemplo, la submatriz 494 incluye una fila que incluye los elementos del módulo de T/R 440-1A, 440-1 B..., y una fila que incluye los elementos del módulo de T/R 440-2A, 440-2B... Como se describirá más completamente a continuación, el primer elemento en cada fila se considera un módulo de T/R maestro o TRM, y los TRM restantes en cada fila son elementos esclavos. En una realización ejemplar, el BSC esclavo 492 envía señales de reloj y datos a cada TRM maestro en cada fila de cada submatriz.

65

50

Una realización ejemplar incluye una arquitectura de comunicación y control de matriz avanzada del módulo

de TR, que emplea un esquema de direccionamiento de serie a serie usando un par de señales de líneas de control que contienen el reloj, datos y palabra de TR usando la codificación Manchester. El BSC esclavo está conectado a cada TRM maestro a través del par de señales de líneas de control. En una realización no limitativa ejemplar, se puede emplear un módulo de T/R de un solo chip que aborda los requisitos desafiantes en una aplicación de aeronave para rendimiento de microondas, baja disipación de energía y bajo coste. Una realización ejemplar de un circuito integrado de microondas monolítico de módulo (MMIC) de T/R altamente integrado se ilustra en la FIG. 13A, integrando funciones de microondas, analógicas y digitales con la funcionalidad completa del módulo de T/R, incluido un ASIC integrado para proporcionar la interfaz del sistema y el control de todas las funciones de transmisión y recepción en el chip. Una configuración alternativa se ilustra en la FIG. 13B. Mientras que las FIG. 13A y 13B muestran chips del módulo de T/R de un solo canal, también pueden emplearse chips de módulos de T/R de

múltiples canales, en los que el ASIC controla múltiples canales dentro del chip.

La FIG. 13A es un diagrama de bloques esquemático de un módulo de T/R 440A que incluye un desplazador de fase 442A, interruptores de T/R 448A1 y 448A2 para seleccionar o la ruta de transmisión o la ruta de recepción, un amplificador de potencia (PA) 444A en la ruta de transmisión y un amplificador de ruido bajo (LNA) en la ruta de recepción. El módulo 440A incluye además una función de control 445A que responde a las señales de control recibidas en el puerto 445A-4. La función de control en una realización ejemplar puede implementarse como un ASIC, con un núcleo de ASIC 445A implementando algoritmos de control, un circuito de control digital 445A-1 que controla el desplazador de fase 442A y los interruptores de T/R, y un circuito de control analógico 445A-3 que controla el LNA y el PA. En una realización ejemplar, las señales de control incluyen datos de pendiente de fase y datos de calibración comunes a todos los elementos de T/R en la matriz, como se describirá más adelante. En una realización ejemplar, como se describe más completamente a continuación, cada módulo de T/R incluye un par de líneas de "control dentro", y puede incluir un par de líneas de "control fuera". En una realización ejemplar, los elementos de circuito mostrados en la FIG. 13A se implementan en un solo chip de circuito integrado de señal mixta.

La FIG. 13B es un diagrama de bloques esquemático de una realización alternativa de un módulo de T/R 440B. Este módulo de T/R coloca desplazadores de fase 442B-1 y 442B-2 en las rutas de recepción de recepción y transmisión respectivas, al contrario que con la disposición de la realización de la FIG. 13A, en el que se emplea un desplazador de una única fase. El módulo 440B incluye interruptores de T/R 448B-1 y 448B-2 para seleccionar o la 30 ruta de transmisión o la ruta de recepción, un amplificador de potencia (PA) 444B en la ruta de transmisión con un amplificador de control 444B-1 después del desplazador de fase 446B- 2, y un amplificador de ruido bajo (LNA) en la ruta de recepción con un amplificador posterior 446B-1 después del desplazador de fase 442B-1. El módulo 440A incluye además una función de control 445B que responde a las señales de control recibidas en el puerto 445B-4. La función de control en una realización ejemplar puede implementarse como un ASIC, con un núcleo de ASIC 445B, un circuito de control digital 445B-1 que controla los desplazadores de fase y los interruptores de T/R, y un circuito 35 de control analógico 445B-3 que controla los amplificadores. En una realización ejemplar, las señales de control incluyen datos de pendiente de fase y datos de calibración comunes a todos los elementos de T/R en la matriz, como se describirá más adelante. En una realización ejemplar, como se describe más completamente a continuación, cada módulo de T/R incluye un par de líneas de "control dentro", y puede incluir un par de líneas de 40 "control fuera". En una realización ejemplar, los elementos de circuito mostrados en la FIG. 13B se implementan en un solo chip de circuito integrado de señal mixta.

En una realización ejemplar, cada elemento de T/R maestro o TRM está conectado al par de señales de líneas de control desde el BSC esclavo, y una arquitectura de control distribuido con los elementos de T/R en el 45 panel de matriz 492 proporciona un repetidor de memoria intermedia diferencial para cada fila de elementos de T/R en la matriz. Una realización ejemplar de esta topología se ilustra en las FIGS. 12A y 14A-14B, y presenta un despliegue en abanico bajo a un controlador de dirección de haz esclavo (BSC) 492A que proporciona la interfaz del sistema para el número típicamente grande, por ejemplo, varios miles de elementos en una matriz de paneles 492. Es el "despliegue en abanico" bajo a la interfaz del sistema a la matriz, porque en una realización ejemplar, cada 50 primer elemento de TR en cada otra fila actúa como repetidor de los elementos en dos filas. Por ejemplo, si cada submatriz incluye 66 filas de elementos de T/R y cada fila tiene 66 elementos de T/R, el sistema solo controla 33 dispositivos en un momento dado. En una realización ejemplar, cada memoria intermedia del repetidor puede controlar un conjunto de elementos de T/R en dos filas adyacentes, por ejemplo, en una aplicación con 66 elementos de T/R por fila, 132 elementos de T/R. Así, por ejemplo, las líneas de salida del elemento de T/R maestro 440-1A 55 están conectadas como un bus diferencial 440-5 a cada elemento de T/R esclavo en la fila par correspondiente, en este ejemplo los elementos 440-1B, 440-1C y 440-1D, y también a cada elemento de T/R esclavo en la fila impar asociada, aquí los elementos 440-2B, 440-2C y 440-2D. Además, las líneas de salida del elemento maestro de la fila par 440-1A están conectadas al elemento de T/R maestro de la fila impar asociada, aquí 440-2A. En esta realización los controladores de salida en los elementos de T/R esclavos están permanentemente desactivados. La redundancia 60 es proporcionada por los elementos de T/R maestros en las filas impares, por ejemplo, los elementos T/R 440-2A y 440-4A (FIG. 14A). Los elementos maestros de respaldo en las filas impares detectan si los datos se han propagado

alrededor del bus diferencial 440-5 al cual están conectados los elementos esclavos en las filas pares e impares asociadas. Si no se detectan los datos correctos, los elementos maestros de respaldo se encargarán de la memoria intermedia del repetidor.

65

5

La Fig. 14B ilustra una realización ejemplar de un circuito que realiza la detección de sentido como elemento de T/R maestro. El elemento de T/R maestro de fila impar ejemplar 440-2A incluye un receptor de señal de control de entrada 440-2A1 y también un receptor 440-2A2 en sus líneas de salida en almacenamiento intermedio, y ambas salidas de los receptores se alimentan a la lógica de habilitación del almacenamiento intermedio de respaldo

- 5 440-2A-3 para verificar si la salida de almacenamiento intermedio sigue la señal de entrada. Los controladores en los elementos de T/R maestros de la fila impar están normalmente deshabilitados, pero pueden activarse en caso de que la salida del elemento de T/R maestro de la fila par no siga la señal de entrada en las líneas del BSC esclavo. El receptor 440-2A4 es un receptor de línea diferencial que monitoriza (detecta) los cables externos, para verificar si el elemento maestro de la fila impar está siguiendo la señal de entrada en las líneas del BSC esclavo. Siempre que la
- 10 lógica del módulo de T/R maestro de fila impar detecte que la salida (del módulo de T/R maestro de fila par) no está siguiendo la señal de entrada, entonces el elemento de T/R maestro en la fila impar se hará cargo de la tarea para repetir la señal para tanto las filas pares como las impares y activar su controlador. El dispositivo 440-2A4 alimenta la señal detectada desde los cables externos del BSC esclavo de vuelta a 440-2A3, la lógica de habilitación de memoria intermedia de respaldo, y determina si el elemento maestro en la fila impar está haciendo el trabajo. En una
- 15 realización ejemplar, cada módulo de T/R puede incluir la lógica de habilitación de respaldo, pero solo el primer módulo en una fila actúa como el elemento maestro; el resto de los elementos T/R en una fila son elementos esclavos.
- En referencia de nuevo a la FIG. 14A, la polaridad de los datos recibidos se invierte en cada fila impar para eliminar el cruce en el enrutamiento, como se ilustra en la FIG. 14A. La salida positiva del controlador 440-1A en la fila superior (par) está vinculada a la salida negativa de 440-2A en la fila impar; por lo que la polaridad se invierte. Puede usarse conmutación pseudoadiabática para minimizar la cantidad de energía necesaria para impulsar grandes cargas capacitivas. La conmutación adiabática es una técnica en la que se puede reutilizar la energía recolectada en la capacitancia parásita de las I/O y las interconexiones. La conformación cuidadosa del borde del pulso puede maximizar los valores de resistencia de terminación o posiblemente eliminar la necesidad de ello.

Los módulos de T/R convencionales requieren reloj diferencial, datos, y líneas de T/R individuales para la comunicación. Para minimizar el peso y la congestión de enrutamiento, una realización ejemplar de la arquitectura de matriz emplea la codificación Manchester, que incorpora información de reloj junto con datos (FIG. 15) Esto permite el uso de un único conjunto de líneas diferenciales para comunicarse con los elementos de T/R. El reloj/datos se combinan mediante codificación Manchester; por tanto, la señal contiene la información del reloj. La entrada positiva del par de líneas diferenciales se representa en la Fig. 15, y una imagen invertida estará en la entrada negativa. LA FIG. 15 muestra solo la entrada positiva.

- 35 Como se ha indicado anteriormente, el control de matriz activa convencional implica un ordenador de dirección de haz centralizada que controla múltiples módulos de T/R. Esto implica la tarea intensiva de ancho de banda y energía de enviar comandos individuales de arquitectura de control múltiple a cada módulo de T/R. Una realización ejemplar de una nueva arquitectura de control distribuido usa la funcionalidad de dirección de haz integrada en cada módulo de T/R para integrar la lógica de dirección de haz inteligente en cada elemento de T/R. La 40 dirección general del haz puede lograrse multiplicando la posición del elemento de T/R dentro de la matriz con las pendientes de fase deseadas. La dirección intrapulso para la calibración y la resolución de alto rango (HRR) pueden realizarse con un proceso de acumulación, que proporciona una rápida redirección del haz dentro de un pulso. La dirección del haz general tiene que calcular la fase específica para cada módulo de T/R, usando datos de pendiente de fase proporcionados por el ordenador centralizado a cada BSC esclavo, y que se pasan a lo largo de la línea de 2 45 hilos desde el BSC esclavo a cada módulo en un panel dado. La dirección intrapulso se logrará por cada módulo de T/R individual con su propio acumulador, y cada elemento actualiza su fase correspondiente al HRR sin recibir comandos del ordenador central. Ambos modos pueden ordenarse con comandos globales, lo que reduce en gran medida el ancho de banda de datos de control. La dirección general del haz es controlada por el ordenador central y la dirección intrapulso compensa el HRR.
- 50

55

60

La FIG. 16 es una forma de onda codificada por Manchester ilustrativa de la señal propagada por el par de líneas diferenciales de una secuencia de datos proporcionada a cada módulo de T/R en la matriz. En general, la codificación Manchester tiene la señal de reloj incrustada en su tipo de codificación de "retorno a cero", ese bit 0 tiene la transición de señal de uno a cero mientras que el bit 1 tiene la transición opuesta. La señal siempre está en transición a una frecuencia específica, por lo que un PLL extraerá la señal del reloj de esta señal de Manchester. Puede incorporarse una señal más (TR, que representa el comando de modo de transmisión/recepción) a las señales de reloj y datos existentes, y el TR está a una frecuencia mucho más lenta. Cada secuencia de datos comienza con una palabra de sincronización o "sinc." para permitir que el circuito de bucle de bloqueo de fase digital (PLL) del ASIC del módulo de T/R bloquee y decodifique la información del reloj entrante, seguido de una palabra de datos. En una realización ejemplar, la misma palabra de datos que se está cargando puede incluir datos para varias posiciones de haz, y a medida que el módulo de T/R ejecuta los datos en una palabra de datos, se está cargando y configurando otra palabra de datos. En una realización ejemplar, se proporciona la misma forma de onda a todos los módulos de T/R de la matriz de paneles, es decir, con la misma

65 palabra de datos. Los estados de transmisión y recepción del elemento son controlados por un reloj de T/R generado

por el ASIC del módulo de T/R, en este ejemplo. El elemento de T/R continuará buscando datos después de que el recuento de reloj de T/R haya alcanzado un valor cargado con los datos de dirección. Los códigos de detección de errores integrados dentro de las palabras de datos y los límites en el intervalo de bloqueo del PLL mantienen los datos separados en caso de pérdida de sincronización. Para una realización ejemplar, suponiendo una velocidad de datos de 10 megabits y diez palabras de datos de 32 bits, el tiempo requerido para dirigir un haz es de 32 µseg o un

- 5 datos de 10 megabits y diez palabras de datos de 32 bits, el tiempo requerido para dirigir un haz es de 32 μseg o un 0,64% de una velocidad de redireccionamiento del haz de 5 milisegundos. Para un ejemplo no limitativo ejemplar, un chip MMIC de T/R fabricado con una tecnología CMOS, la potencia media necesaria para la lógica de dirección del haz puede ser inferior a 25 μW.
- 10 En una realización ejemplar, una función del núcleo lógico de control 455A-2 (FIG. 13A) o 455B-2 (FIG. 13B) de cada módulo de T/R es proporcionar una interfaz de datos en serie al BSC esclavo 492A. La FIG. 17 ilustra una realización ejemplar de un diagrama de bloques de lógica de control de un módulo de T/R 445A para aceptar varios tipos de palabras en serie para realizar las siguientes funciones. La lógica central 445A-2 incluye un reloj digital y un bloque decodificador de datos A10, que responde a la entrada de datos recibida en el bus de dos líneas desde el BSC esclavo. Los datos decodificados y las señales de reloj se envían a un decodificador de instrucciones
- A12. El decodificador de instrucciones implementa varias funciones, incluyendo el llenado del registro Haz Siguiente usando los datos de las palabras TR, para que pueda actualizar el haz y controlar el interruptor de RF, el HPA y el LNA.
- 20 Una función del controlador 454A es dirigir el haz. Una calculadora IntraPulse (IPS) A14 actúa sobre los datos decodificados del decodificador de instrucciones A12 para calcular los comandos del desplazador de fase a partir de los datos decodificados y la posición (m, n) del módulo de T/R en la matriz. En esta realización ejemplar, el núcleo ASIC 454A-2 implementa un algoritmo de dirección del haz que convierte los datos de pendiente de fase en ajustes de fase. Una memoria retiene los valores en el término Δε, los términos de calibración específicos de temperatura o frecuencia.

Algoritmos ejemplares para calcular los ajustes de transmisión y recepción (también mostrados en el cuadro A14, FIG. 17), son:

30

35

40

45

Término delta TX =  $\Delta \varphi x[TX] \cdot m + \Delta \varphi y[TX] \cdot n + \Delta \varepsilon[TX]$ 

# Término delta RX = $\Delta \phi x[RX] \cdot m + \Delta \phi y[RX] \cdot n + \Delta \epsilon[RX]$

Aquí, la m es la coordenada x y n es la coordenada y del elemento en una matriz.

 $\Delta \phi x$ ,  $\Delta \phi y$  son [las pendientes de fase en X e Y comunes a todos los elementos, pero TX y RX tienen valores diferentes. El  $\Delta \epsilon$  es específico para las secciones (bloque más pequeño) de cada panel.

En una realización ejemplar, el núcleo ASIC 445A-2 del controlador del módulo de T/R incluye acumuladores IntraPulse A28, siguientes registros de haz A18 y registros de haz actuales A24. Los registros haz siguiente y haz actual son registros de doble memoria intermedia. El haz siguiente recibe el haz entrante (actualización) mientras el haz actual controla el haz existente, y el haz siguiente puede cargarse en el haz actual en un momento determinado. El registro Multi Haz A20 es una memoria basada en RAM para almacenar haces. Los registros Haz Siguiente manejan la dirección del haz base desde el BSC esclavo correspondiente, en el fondo, mientras que los registros de Haz Actual manejan la dirección del haz existente. El núcleo ASIC 454A-2 también controla todo el LNA. Los interruptores PA y RF a través del control digital 454A-1 y el control analógico 454A-3, en base a los comandos del ordenador central.

50

El controlador del módulo de T/R o ASIC 445A incluye memoria programable (A22, FIG. 17) para apoyar la función de dirección del haz. Esta memoria se escribe antes de las operaciones de dirección del haz. Otra función del controlador 445A es el soporte de diagnóstico, que incluye control de fase directa, verificación de estado y cálculo de suma de verificación.

55

En una realización ejemplar, cada elemento de T/R tiene una ID única para realizar las funciones descritas.

La función de control analógico (445A-3, FIG. 13A o 445B-3, FIG. 13B) proporciona tres funciones principales: 1) generación de polarización para las funciones LNA y PA basadas en SiGe HBT, 2) control de polarización para el desplazador de fase CMOS y las funciones de conmutación y 3) el receptor de línea CMOS. Para las tres funciones se necesita un voltaje de referencia estable que sea tolerante al proceso, la temperatura de funcionamiento y las variaciones de voltaje de suministro. Como el PA y el LNA serán los mayores disipadores de energía, su polarización debe mantenerse dentro de las limitaciones del presupuesto de energía mientras se mantiene el rendimiento de RF.

En una realización ejemplar, un circuito de voltaje de referencia A30 ilustrado en las FIGS. 17 y 18 se implementa mediante referencias basadas en CMOS que pueden operar por debajo de 1V, y se implementan en el circuito ASIC en una realización ejemplar. Estos circuitos muestran un comportamiento similar a un circuito de banda prohibida.

5

10

15

El voltaje de referencia real se transforma en polarizaciones utilizables para los circuitos. Como los circuitos que transforman el voltaje de referencia y los circuitos reales que usan la polarización varían con la temperatura, el proceso y el voltaje, el efecto combinado de todos estos componentes dictará la variación de potencia y rendimiento que mostrará cada MMIC. Puede construirse un esquema de compensación en el MMIC que permita ajustar la polarización si se desvía excesivamente debido a una o más de las variables.

El control de polarización de los circuitos e interruptores del desplazador de fase es relativamente simple ya que cada uno requiere solo dos estados de voltaje para establecer su comportamiento. Como el control alimenta las compuertas de los dispositivos NMOS, solo hay una carga capacitiva para controlar, lo que esencialmente no produce disipación de energía.

El receptor de línea CMOS disipará algo de energía porque debe permanecer encendido en todo momento y ser capaz de aceptar la velocidad de 10 Mbits/s. Para inmunidad al ruido, las líneas son diferenciales. Para ayudar a reducir la disipación de energía, los niveles de voltaje diferencial para el receptor de línea pueden diseñarse para que sean tan bajos como se pueda tolerar tanto desde el punto de vista de la inmunidad al ruido como desde el punto de vista de disipación de energía del receptor de línea.

Aunque lo anterior ha sido una descripción e ilustración de realizaciones específicas del asunto, los expertos en la técnica pueden realizar varias modificaciones y cambios al mismo sin apartarse del alcance de la invención tal como se define en las reivindicaciones siguientes.

35

40

45

50

55

60

### REIVINDICACIONES

Un sistema de control distribuido que comprende un sistema de antena de matriz activa (500) con por lo menos un conjunto de muchos módulos de transmisión/recepción (T/R) (440), cada módulo de T/R comprendiendo un elemento radiador dispuesto en una matriz o submatriz, un elemento de desplazador de fase (442) y un conjunto de elementos de conmutación de RF (448A, 448B) para configurar el módulo de T/R (440) para modos de transmisión o recepción, el sistema de antena (500) dispuesto para generar un haz de matriz de transmisión o recepción, el sistema de control comprendiendo:

- 10 un procesador (502) para controlar el por lo menos un conjunto de módulos de T/R (440), el procesador (502) configurado para propagar señales de comando para configurar los elementos del módulo de T/R (440) para el modo de transmisión o recepción y dirigir el haz de la matriz en una dirección deseada, y en donde las señales de comando para dirigir el haz de la matriz incluyen datos de pendiente de fase comunes a todos los módulos de T/R (440)en dicho conjunto;
- 15 una función de control de dirección de haz implementada en cada módulo de T/R, configurada para convertir dichos datos de pendiente de fase en datos de fase para establecer el elemento de desplazador de fase asociado con cada módulo de T/R respectivo a una configuración de desplazamiento de fase para la dirección del haz asociada con dichos datos de pendiente de fase; y
- en donde el por lo menos un conjunto de módulos de T/R (440) están dispuestos en una pluralidad de filas, y 20 un primer módulo de T/R en cada fila es un módulo de T/R maestro (440-1A) y el resto de módulos de TR en cada fila son módulos de T/R esclavos (440-1B), en donde el módulo de T/R maestro (440-1A) para cada fila recibe las señales de comando del procesador y propaga las señales de comando en un bus a los módulos de T/R esclavos correspondientes (440-1B) en la fila;
- en donde la pluralidad de filas están dispuestas como conjuntos de filas pares e impares, y en donde el módulo de T/R maestro para cada fila par también propaga las señales de comando a los módulos de T/R esclavos en una fila impar correspondiente en dicho bus;
   en donde el módulo de T/R para cada fila par está normalmente deshabilitado para propagar las señales de comando a los módulos de T/R esclavos conectados en dicho bus, e incluye circuitos lógicos para determinar una condición de erro en la que las señales de comando del procesador no coinciden con las señales 30 propagadas del módulo de T/R maestro de la fila par correspondiente, y se activa para propagar las señales de comando a los módulos de T/R esclavos en dicho bus en la fila impar en la fila par correspondiente.

2. El sistema de la reivindicación 1, en el que las señales de comando se proporcionan a los módulos de T/R maestros en cada fila mediante un par de señales de líneas de control que propagan una señal de reloj y una o más palabras de datos en un modo de transferencia de datos.

**3.** El sistema de la reivindicación 2, en el que el par de señales de líneas de control es un único par diferencial de líneas.

40 **4.** El sistema de la reivindicación 3, en el que el par diferencial de líneas se emplea adicionalmente después de enviar los datos de pendiente de fase para transportar señales para controlar la pulsación del módulo de T/R.

**5.** El sistema de la reivindicación 4, en el que tras el final de una pausa para un pulso, los diferentes pares de líneas vuelven a un modo de transferencia de datos para cargar datos para un haz siguiente.

45

35

**6.** El sistema de la reivindicación 2, en el que cada módulo de T/R de matriz que incluye el elemento desplazador de fase y el conjunto de elementos de conmutación de RF se fabrica en un chip de circuito integrado de señal mixta individual.

50 7. El sistema de cualquier reivindicación anterior, en el que los datos de pendiente de fase incluyen datos de pendiente de fase en dirección X e Y.

**8.** El sistema de cualquier reivindicación anterior, en el que las señales de comando incluyen además datos de calibración.

- 55
- 9. El sistema de cualquier reivindicación anterior, en el que:

el por lo menos un conjunto de módulos de T/R incluye por lo menos un conjunto de submatrices de módulos de T/R dispuestos en una submatriz en un panel que comprende el sistema de antena:

el procesador es un controlador de dirección de haz esclavo (BSC) que responde a los comandos de un procesador central de matriz para generar dichas señales de comando.

**10.** El sistema de la reivindicación 9, en el que el sistema de matriz incluye una pluralidad de paneles, cada uno con un BSC esclavo correspondiente.

65

**11.** El sistema de la reivindicación 9, en el que el por lo menos un conjunto de submatrices incluye una pluralidad de conjuntos de submatrices de módulos de T/R, cada uno dispuesto para recibir dichas señales de comando del BSC esclavo.

5 **12.** El sistema de cualquier reivindicación anterior, en el que cada módulo de T/R incluye un circuito integrado de aplicación específica (ASIC), y el ASIC implementa dicha función de control de dirección del haz.

**13.** El sistema de la reivindicación 12, en el que el ASIC está configurado para proporcionar una interfaz de datos en serie a dichas señales de comando.

1	0

15			
20			
25			
30			
35			
40			
45			
50			
55			
60			
65			

.





FIG. 2





















FIG. 12





.

FIG. 14A









