



ESPAÑA

Concedido el Registro de acuerdo con los datos que figuran en la presente descripción y según el contenido de la memoria adjunta.

19 ES	11	NUMERO	10 AI
	21	480.533	
	22	FECHA DE PRESENTACION	
		14-5-79	

PATENTE DE INVENCION

30 PRIORIDADES:	32 FECHA	33 PAIS
31 NUMERO		
78/05292	17-5-78	Holanda

47 FECHA DE PUBLICIDAD	51 CLASIFICACION INTERNACIONAL	62 PATENTE DE LA QUE ES DIVISIONARIA
	H04H 5/00	

54 TITULO DE LA INVENCION
"UN DESCODIFICADOR ESTEREO PERFECCIONADO"

71 SOLICITANTE (S)
N.V. PHILIPS'GLOBILAMPENFABRIEKEN
PHN 9119 33 HK/ES

DOMICILIO DEL SOLICITANTE
29-Emmasingel, Eindhoven, Holanda

72 INVENTOR (ES)
Albert Jan Stienstra

73 TITULAR (ES)

74 REPRESENTANTE
D. FERNANDO DE ELZABURU MARQUEZ
(P.- 71.686)

El invento se refiere a un descodificador estereofónico para una señal múltiple que comprende un separador de señal múltiple (desmultiplexador) que tiene una entrada de señal y una entrada de portadora, estando acoplada la entrada de señal a una entrada del descodificador estéreo a través de un circuito de eliminación de señal piloto para reducir una señal piloto de una señal múltiple, y que comprende también, conectado a la entrada de portadora del separador de señal múltiple, un oscilador sincronizado en fase con un detector de fase incluido en un bucle de reacción, comprendiendo el detector de fase un paso de entrada de referencia.

Tal descodificador estéreo es utilizado en la unidad ST 8080 sintonizadora-amplificadora de Matsushita Electric Trading Company Ltd. de Japón y está descrito en el manual de la misma.

Algunos dispositivos de registro de sonido, tales como, por ejemplo, dispositivos de registro en cinta, utilizan control automático de volumen en donde el volumen de la señal de sonido a registrar se mide y es llevado a un cierto nivel antes de que se produzca el registro real. Si tales dispositivos de registro de sonido son utilizados para registrar la señal de sonido en las salidas de un descodificador de señal estéreo la señal piloto (normalmente de 19 KHz) podría estar incluida en la medición de la amplitud de la señal de sonido, impidiendo así un control de volumen correcto y un registro óptimo. Para evitar esto, la amplitud de la señal piloto de la señal múltiple que es aplicada al separador de señal múltiple es reducida por medio del circuito de eliminación de señal piloto.

La portadora requerida para descodificar la señal múltiplex es producida en el oscilador sincronizado en fase. Su fase es comparada con la fase de la señal piloto de la señal múltiplex por multiplicación, (en el detector de fase) de la señal del oscilador por la señal múltiplex aplicada al detector de fase a través de la entrada del descodificador de señal estereofónica. La señal de salida del detector de fase, que es la señal de control del oscilador de fase sincronizada, comprende por consiguiente, además de una componente deseada que indica la relación de fase entre la señal del oscilador y la señal piloto, también componentes no deseadas que se originan, por ejemplo, de las componentes de sonido de la señal múltiplex. Estas componentes no deseadas pueden influir sobre la frecuencia del oscilador de fase sincronizada de modo que se perturba una sincronización de fase correcta de la portadora con la señal piloto. Es entonces imposible una descodificación óptima de la señal estereofónica a partir de la señal múltiplex.

Un objeto del invento es crear un descodificador de señal estereofónica cuya señal de salida no es perturbada por la señal piloto y en donde el efecto perturbador de las componentes de sonido de la señal múltiplex sobre la sincronización de fase del oscilador controlado por tensión se reduce al mismo tiempo.

De acuerdo con el invento, un descodificador de señal estereofónica del tipo definido en la introducción está caracterizado, por consiguiente, porque el paso de entrada de referencia comprende un amplificador diferencial, del cual está conectada una primera entrada de referencia

a la entrada del descodificador de señal estereofónica y está conectada una segunda entrada de referencia a una salida del circuito de eliminación de señal piloto.

5 Cuando se utiliza la medida de acuerdo con el invento la señal de salida del circuito de eliminación de la señal piloto, es decir, la señal múltiplex con la señal piloto suprimida es utilizada de dos modos. Por una parte, - la señal estereofónica es descodificada a partir de aquella en el separador de señal múltiple, como en el descodificador de señal estereofónica de la técnica anterior. Por 10 otra parte, esta señal múltiplex con la señal piloto suprimida se aplica con la misma fase (modo común) al amplificador diferencial del paso de entrada de referencia del detector de fase como señal múltiplex con la señal piloto sin - 15 suprimir que llega al amplificador diferencial a través de la entrada del descodificador de señal estereofónica. Las componentes, aplicadas en modo común, de las dos señales múltiplex, tales como las componentes de sonido, se anulan totalmente entre sí en el amplificador diferencial del paso 20 de entrada de referencia. Solamente la señal piloto sin suprimir en la señal múltiplex que es aplicada a través de la entrada del descodificador de señal estereofónica aparece sin compensar en la señal de salida del amplificador diferencial. De este modo, esta señal de salida no contiene 25 componentes perturbadoras que tienen su origen en las componentes de sonido de la señal múltiplex y es particularmente adecuada, por consiguiente, para ser utilizada como señal de referencia de fase para la portadora generada en el oscilador de fase sincronizada.

La supresión de la señal piloto en el circuito de

eliminación de señal piloto del descodificador de señal estereofónica conocido, se consigue aplicando una señal de compensación, obtenida a partir de la señal del oscilador por medio de circuitos complicados, a esta señal piloto.

5 Para una supresión efectiva, la señal de compensación debe ser transformada de modo que tenga la misma forma y amplitud que la señal piloto a compensar y debe aplicarse con un desfase de 180°.

10 En una realización preferida de un descodificador de señal estereofónica de acuerdo con el invento la señal piloto es suprimida de un modo simple. Tal descodificador estéreo está caracterizado, por consiguiente, porque el circuito de eliminación de señal piloto comprende un filtro de rechazo de banda que tiene una frecuencia de resonancia de 15 19 KHz y una supresión de señal de al menos 20 decibelios a la frecuencia de resonancia y que no funciona apreciablemente para frecuencias por debajo de 15 KHz y por encima de 23 KHz.

20 Se describirá ahora adicionalmente el invento, a modo de ejemplo no limitativo, con referencia a las figuras representadas en el dibujo.

En el dibujo:

25 La figura 1 representa un receptor de señal múltipléx estereofónica de frecuencia modulada que tiene un descodificador de señal estereofónica de acuerdo con el invento.

La figura 2 representa una ejecución práctica del descodificador de señal estereofónica de acuerdo con el invento.

30 La figura 1 representa un receptor de señal múltipléx

plex estereofónica en frecuencia modulada que tiene una antena 1 y que tiene conectados a la misma, sucesivamente: una unidad 2 amplificadora sintonizadora de entrada para amplificar y convertir una señal de antena en frecuencia modulada deseada a la gama de frecuencia intermedia, una sección 3 de frecuencia intermedia para amplificar selectivamente y limitar la señal de frecuencia intermedia-frecuencia modulada deseada, un discriminador 4 de frecuencia modulada para convertir la señal de frecuencia intermedia-frecuencia modulada en una señal estereofónica múltiplex, un descodificador 5 estéreo para descodificar la señal L de canal izquierdo y la señal R de canal derecho de la señal estereofónica múltiple. Las señales L y R de sonido están aplicadas a salidas 16 y 17 de sonido y, después de amplificación en los respectivos amplificadores 34 y 35 de audio frecuencia, son reproducidas por medio de los altavoces 36 y 37, respectivamente.

La unidad 2 amplificadora-sintonizadora de entrada, la sección 3 de frecuencia intermedia y el discriminador 4 de frecuencia modulada pueden ser de construcción convencional. No son importantes para la comprensión del invento y por consiguiente no se describen con detalle adicional.

El discriminador 4 de frecuencia modulada aplica una señal estereofónica múltiplex a una entrada 6 del descodificador 5 de señal estereofónica. El descodificador 5 de señal estereofónica comprende un filtro 7 de rechazo de banda, que funciona como circuito de eliminación de señal piloto, y está conectado a la entrada 6 y suprime la señal piloto de la señal estereofónica múltiplex. Una salida del filtro 7 de rechazo de banda esta conectada a una entrada 20 -

de señal de un separador 14 de señal múltiple a través de un amplificador 13 de señal múltiple en el cual se efectúa la amplificación de la señal múltiple estereofónica. El separador 14 de señal múltiple incluye un detector 22 síncrono y un circuito matriz 15 en donde, de modo conocido, es desmodulada la señal (L-R) substractiva de la señal estereofónica por medio de una portadora (38 KHz) aplicada a una entrada 21 de portadora, después de lo cual la señal substractiva es combinada con la señal (L + R) aditiva de la señal estereofónica, lo cual da como resultado las señales independientes L de canal izquierdo y R de canal derecho en las salidas 16 y 17 de sonido. La señal piloto de 19 KHz está ausente en estas señales de sonido.

El descodificador 5 de señal estereofónica comprende un oscilador 10 de fase sincronizada para la generación de la portadora anteriormente mencionada (38 KHz). Su frecuencia de oscilación es de 76 KHz y es dividida por 2 en un circuito 11 divisor por dos, que está conectado a una salida del oscilador 10. La señal de salida del divisor 11 por dos (38 KHz) se aplica después de ello como portadora a la entrada 21 de portadora del separador 14 de señal múltiple.

La sincronización de la fase del oscilador 10 se efectúa por medio de un bucle de reacción de la señal del oscilador (en el orden que se indica) a través del divisor 11 por 2 y un divisor 12 subsiguiente por 2, en el cual se reduce nuevamente a la mitad la frecuencia, un detector 8 de fase doblemente equilibrado multiplicativo en donde se determina la diferencia de fase entre la señal de oscilador de 19 KHz y la señal piloto de 19 KHz de la señal múltiple

estereofónica, y un filtro 9 de paso bajo en donde se obtiene una señal de control de la señal de salida del detector 8 de fase para controlar la frecuencia del oscilador - 10.

5 El detector 8 de fase doblmente equilibrado comprende un circuito 26 a 33, ambos inclusive, de multiplicación que incluye el amplificador 26 a 28 diferencial que funciona como paso de entrada de referencia. Una primera -
10 entrada 23 del amplificador 26 a 28 diferencial está acoplada, como primera entrada de referencia, a la entrada 6 del descodificador 5 de señal estereofónica y una segunda entrada 24 está acoplada, como segunda entrada de referencia, a la salida del filtro 7 de rechazo de banda. La señal múltiplex estereofónica completa es aplicada a la primera entrada 23 del amplificador diferencial 26 a 28, mientras -
15 que en fase con ella (modo común) está aplicada la señal múltiplex estereofónica con la señal piloto de 19 KHz suprimida a la segunda entrada 24. Las componentes aplicadas en fase (modo común) de la señal múltiplex estereofónica se anulan entre sí en el amplificador 26 a 28, mientras -
20 que solamente aparece la señal piloto de 19 KHz sin compensar en la salida del amplificador 26 a 28 diferencial, es decir en los colectores de los transistores 26 y 27 que funcionan como amplificador diferencial. En un paso multiplicador 29 a 33 del detector 8 de fase esta señal piloto de 19 KHz es multiplicada, de modo conocido, por la señal de oscilación de 19 KHz que se aplica desde la salida del divisor 12 por 2 a través de los terminales 25 y 25'. De este modo, la señal de salida del detector 8 de fase, aplicada al filtro 9 de paso bajo, no contiene componentes de
25
30

producto que tienen su origen en las componentes de sonido de la señal múltiplex estereofónica. En consecuencia, el sincronismo de fase del oscilador 10 se protege de perturbaciones originadas por estas componentes de sonido.

5 La figura 2 representa una ejecución práctica del descodificador 5 de señal estereofónica en donde se han dado las mismas cifras de referencia a los circuitos cuya función corresponde a la función de los circuitos de la figura 1.

10 El descodificador 5 de señal estereofónica comprende, acoplado a la entrada 6, un seguidor 50 de emisor para amplificar la señal múltiplex. Una salida del seguidor 50 de emisor está conectada, a través de un condensador 56 de acoplo, a la primera entrada 23 del detector 8 de fase, que está incluido en un circuito 51 integrado, y al filtro 15 7 de rechazo de banda. Por medio de un condensador 57 de acoplo está conectada una salida del filtro 7 de rechazo de banda a la segunda entrada 24 del detector 8 de fase, el cual, como se ha mencionado anteriormente, está incluido en el circuito integrado 51.

20 En esta ejecución práctica el circuito integrado 51 fué del tipo TDA 1005 y comprendía, además del detector 8 de fase, también los circuitos 9 a 14, ambos inclusive, y las salidas 16 y 17 de sonido de la figura precedente.

25 En el circuito integrado 51 la primera entrada 23 está indicada por el número 12 de terminal, y la segunda entrada 24 por el número 11 de terminal.

El filtro 7 de rechazo de banda tenía una supresión de señal activa en una gama de frecuencias comprendida entre 15 KHz y 23 KHz con una supresión de señal máxima

a su frecuencia de resonancia de 19 KHz que excedía 20 dB. Para frecuencias inferiores a 15 KHz y superiores a 23 KHz la supresión de señal no era apreciable y era inferior a 1 dB. Para este fin, el filtro 7 de rechazo de banda esta-
5 ba realizado físicamente como filtro en T en puente con - una disposición en serie de dos condensadores 52 y 53 idénticos en la rama en paralelo, una resistencia 54 variable conectada a masa en la rama en serie y una inductancia 55 en la rama de puente. Cada uno de los condensadores 52 y -
10 53 tenía una capacidad de 56 nF. La inductancia era de 26 mH y la resistencia variable era ajustable entre $1\text{ K}\Omega$ y $1,46\text{ K}\Omega$.

15

20

25

REIVINDICACIONES

5 Los puntos de invención propia y nueva que se -
presentan para que sean objeto de esta solicitud de Patente
de Invención en España, por VEINTE años, son los que se
recogen en las reivindicaciones siguientes:

10 1ª.- Un descodificador estéreo perfeccionado para
una señal estereofónica múltiplex que comprende un separa-
dor de señal múltiple que tiene una entrada de señal y una
entrada de portadora estando acoplada la entrada de señal
para reducir una señal piloto de una señal múltiplex a una
15 entrada del descodificador de señal estereofónica a través
de un circuito de eliminación de señal piloto y que compren-
de también, conectado a la entrada de portadora del separa-
dor de señal múltiple, un oscilador de fase sincronizada
que tiene un detector de fase que está incluido en un bucle
de reacción y provisto de un paso de entrada de referencia,
20 caracterizado porque el paso de entrada de referencia com-
prende un amplificador diferencial del cual está conectada
una primera entrada de referencia a la mencionada entrada
del descodificador de señal estereofónica y está conectada
una segunda entrada de referencia a una salida del circui-
to de eliminación de señal piloto.

25 2ª.- Un descodificador de señal estereofónica de
acuerdo con la reivindicación 1ª, caracterizado porque el
circuito de eliminación de señal piloto comprende un filtro
de rechazo de banda que tiene una frecuencia de resonancia
de 19 KHz y una supresión de señal de al menos 20 dB a la
30 frecuencia de resonancia y que no es activo apreciablemen-

te para frecuencias inferiores a 15 KHz y superiores a -
23 KHz.

3ª.- "UN DESCODIFICADOR ESTEREO PERFECCIONADO".

5 Tal y como se ha descrito en la Memoria que antecede, representado en los dibujos que se acompañan y con los fines que se han especificado.

Esta Memoria consta de once hojas escritas a máquina por una sola cara.

10

Madrid, 17. MAY 1979

P.A.

Fernando de Elizaburu
Por Poder

15

20

25

30

09059




Fig.1




Fig.2

Fernando de Elabura
Por Poder
PHN 9119