

MINISTERIO DE INDUSTRIA Y ENERGIA
Registro de la Propiedad Industrial



ESPAÑA

5 ENZ, 1979

Concedido el Registro de acuerdo con los datos que figuran en la presente descripción y según el contenido de la Memoria adjunta.

PATENTE DE INVENCION

19 ES	11 NUMERO	10 AI
21	469393	
22	FECHA DE PRESENTACION	

30 PRIORIDADES: 31 NUMERO	32 FECHA	33 PAIS
793.449 G 235	3.Mayo.77	USA

47 FECHA DE PUBLICIDAD	51 CLASIFICACION INTERNACIONAL	62 PATENTE DE LA QUE ES DIVISIONARIA
	G11C	

64 TITULO DE LA INVENCION
"UNA CELULA DE MEMORIA BIPOLAR (I ² L) LOGICA DE INYECCION INTEGRADA".

71 SOLICITANTE (S)
STANDARD ELECTRICA, S.A.

DOMICILIO DEL SOLICITANTE
Madrid, calle de Ramirez de Prado, nº 5.

72 INVENTOR (ES)
Aung San U

73 TITULAR (ES)
STANDARD ELECTRICA, S.A.

74 REPRESENTANTE
D. Manuel Gómez Santamaría.

El presente invento se refiere a una célula de memoria bipolar (I^2L) lógica de inyección integrada que utiliza los inyectores verticales y los laterales. Las dos configuraciones que se describen se han optimizado respecto a la distribución en una disposición organizada en palabra de tal manera que el acoplamiento entre las regiones de superficie y el acoplamiento a las líneas de lectura/escritura-escritura/lectura puede fabricarse durante una sola etapa de metalización. A este fin, el sustrato forma el inyector común de los transistores pnp verticales.

El invento se refiere a una célula de memoria bipolar (I^2L) lógica de inyección integrada y, más concretamente, a una célula de memoria I^2L que utiliza tanto los inyectores laterales como los verticales.

Se conocen dos tipos diferentes pero básicos de células de memoria I^2L . Un primero, descrito en "Funciones de Memoria Compartidas Superintegradas en Islas Difundidas" por S.K. Wiedmann y H.H. Berger, Electronics, 14 de Febrero de 1972 página 83, consiste de dos células I^2L de colector que comparten el mismo inyector. La base de cada una de ellas está conectada a un colector de la otra célula. El colector restante de cada célula sirve como un terminal de lectura/escritura-entrada/salida. La distribución de este circuito en un conjunto de palabra organizada tiene ciertas desventajas. Primeramente, el emisor tipo-P (inyector) ocupa un espacio que, en su longitud, reduce densidad. En segundo lugar, la tensión aplicada al inyector tiene que aplicarse a todos los emisores tipo-P de una palabra por medio de una lámina metálica depositada durante una segunda etapa de metalización.

Un segundo tipo de célula I^2L se describió en "Una Memoria Acoplada por Inyección: Una Memoria Bipolar Estática de Alta Densidad" por S.K. Wiedmann IEEE Revista de Circuitos de Estado Sólido, Volumen SC-8Nº 5 Octubre de 1973
5 página 332. La célula consiste de dos células I^2L de colector único que comparten un inyector y tienen un inyector exclusivo para las funciones de lectura/escritura-entrada/salida. De esta manera, se requiere un total de tres inyecciones por célula. Para evitar el problema de una doble metalización,
10 se modificó la distribución de esta célula de tal manera que los inyectores de lectura/escritura se compartían entre células adyacentes en la misma línea de palabra. Esto requiere técnicas de decodificación complicadas debido a las múltiples tareas de los inyectores de lectura/escritura.

15 El objetivo del presente invento es proporcionar una célula de memoria bipolar I^2L , cuya fabricación requiere solamente una única etapa de metalización.

Otro objetivo del presente invento es que la célula de memoria I^2L sea más compacta, aumentando por lo
20 tanto la densidad.

Otro objetivo del presente invento es proporcionar una célula de memoria bipolar I^2L que mantenga una capacidad exclusiva de lectura/escritura, reduciendo por tanto la complejidad de la decodificación.

25 En un aspecto más amplio, el invento proporciona una célula de memoria bipolar (I^2L) lógica por inyección integrada, que está controlada por líneas de lectura/escritura-escritura/lectura y del tipo que pueda utilizarse en una distribución de palabra-organizada, que comprende: un
30 substrato que tiene un primer tipo de semiconductividad, for-

mando dicho bustrato un emisor común; una primera capa de material semiconductor de un segundo tipo de conductividad dispuesta sobre dicho substrato y que contenga regiones espaciadas de dicho material del primer tipo de conductividad, las cuales regiones se extienden hacia abajo y son contiguas al mencionado substrato; una segunda capa que tiene el segundo tipo de conductividad dispuesta sobre la primera capa y sobre las regiones espaciadas; teniendo las regiones primera y segunda de material semiconductor dicho primer tipo de conductividad dispuesto dentro de la segunda capa y separado de la misma, teniendo cada primera y segunda regiones una superficie expuesta, regiones tercera y cuarta de material semiconductor que tienen el segundo tipo de conductividad dispuestas dentro de la primera región, teniendo cada una, una superficie expuesta, y regiones quinta y sexta de material semiconductor que tienen el segundo tipo de conductividad dispuestas dentro de la segunda región teniendo cada una, una superficie expuesta, dichas regiones cuarta y quinta se acoplan cada una a una de las líneas de lectura/excritura-excritura/lectura, la región tercera se acopla a la segunda región, la sexta región se acopla a la primera región, y dichas regiones contiguas se localizan cada una debajo del espacio muerto de una de las regiones primera y segunda.

Los anteriores y otros objetivos del presente invento se describirán con más detalle en lo que sigue junto con los dibujos que se acompañan en los cuales:

La Fig. 1 es una vista sectorial del primer tipo conocido de célula de memoria I^2R ;

La Fig. 2 ilustra la distribución de la célula de memoria de la Fig. 1 en una disposición de palabra-

organizada;

La Fig. 3 es una vista sectorial de una primera célula de memoria I^2L según el presente invento;

La Fig. 4 ilustra la distribución de la
5 célula de memoria de la Fig. 3 en una distribución de palabra-organizada;

La Fig. 5 es una vista sectorial de un segundo tipo conocido de célula de memoria I^2L ;

Las Figs. 6a y 6b son vistas sectoriales
10 de una segunda célula de memoria I^2L según el presente invento; y

La Fig. 7 ilustra la distribución de la célula de memoria de la Fig. 6 en una configuración de palabra-organizada.

La Fig. 8 ilustra una disposición de palabra-organizada utilizando la célula de memoria de la Fig. 6.

La Fig. 1 ilustra un primer tipo conocido de célula de memoria I^2L del tipo descrito en la primera de las referencias citadas anteriormente. La parte de la derecha de la Fig. 1 es una sección transversal a lo largo de la línea A-A de la Fig. 2. La parte de la izquierda de la Fig. 1 es una sección transversal a lo largo de la línea B-B de la Fig. 2.

Una capa enterrada 4 que tiene una conductividad tipo N^+ está difundida en un substrato tipo-P, 2.
Una capa epitaxial tipo-N está depositada sobre una capa enterrada 4. El dispositivo contiene dos transistores pnp laterales y cuatro transistores npn verticales. El primer transistor pnp lateral comprende la región de colector 8, la región base 6 y la región de emisor 10, y el segundo transis-
30

tor npn lateral comprende la región de colector 12, la región base 6 y la región de emisor 10. Los transistores npn primero y segundo verticales comprenden las regiones de colector 14 y 16 respectivamente, la región base 8 y una región de emisor que comprende las regiones 4 y 6. Los transistores verticales tercero y cuarto comprenden las regiones de colector 18 y 20 respectivamente, la región base 12 y una región de emisor que incluye las regiones 4 y 6.

Cuando se aplica la corriente a la región inyectora 10, ésta inyecta huecos en la capa epitaxial tipo-N. Un número sustancial de estos huecos se recogen por las regiones adyacentes tipo-P 8 y 12. Debido a la estructura casi simétrica, ambas regiones tipo-P, 8 y 12 reúnen aproximadamente igual cantidad de corriente.

La región de colector 14 del primer transistor npn vertical está conectada a una línea de lectura, y el colector 20 del cuarto transistor vertical npn está conectado a una línea de escritura. Sin embargo, nótese que las líneas de lectura y escritura pueden invertirse. La línea de lectura está conectada al colector 14 a través del contacto 22, y la línea de escritura está acoplada a la región de colector 20 a través de un contacto 24. Las regiones de colector 16 y 18 están acopladas a regiones de base opuesta a través de las regiones de contacto 26, 28, 30 y 32. Sobre la región 10 está situada una región de contacto inyector 34.

La estructura descrita anteriormente funciona como una flip-flop. Supongamos que el transistor, formado por la región tipo-N 6, la región tipo-P 12 y la región tipo-N 18, está conduciendo. Esto hará que la corriente de base I_p desaparezca de la región tipo-P, 8, siempre que, por supuesto,

la ganancia de corriente inversa sea mayor que 1. Si el transistor npn correspondientemente opuesto está conduciendo, desaparece la corriente de la región tipo-P 12. De esta manera, la estructura funciona como un flip-flop. Las regiones exteriores 14 y 20 se establecen previamente, para acoplar el flip-flop a las líneas de lectura-escritura en una organización ordenada.

La Fig. 2 ilustra la célula de memoria mostrada en la Fig. 1 en una disposición de palabra-organizada. Las regiones semejantes se han denominado con números semejantes. En esta distribución, todas las células de memoria que pertenecen a un par de líneas de palabra común (W+ y W-) están embebidas en una lámina tipo-N aislada común. También se muestran dos regiones 36 y 38 aislantes tipo P+. Estas regiones proporcionan aislamiento entre palabras adyacentes en la distribución. La línea W- es simplemente la lámina tipo-N común entre lo anterior y las regiones de aislamiento, mientras que la línea W+ es una lámina metálica depositada en una segunda etapa de metalización. La línea W+ conecta todos los emisores tipo-P de una única palabra. Los transistores de lectura-escritura están conectados a un par de líneas metálicas de lectura-escritura perpendicular a la lámina tipo-N. Puede verse que la línea W+ cruza las líneas de lectura y escritura haciéndose necesario que la línea W+ se deposite durante una segunda etapa de metalización. También, y como puede verse en la Fig. 2 el emisor tipo-P (inyector) requiere una cantidad significativa de espacio.

Puede verse que si el emisor tipo-P lateral (inyector) pudiera hacerse lateral y la línea W+ situarse bajo la región epitaxial tipo-N se eliminaría la necesidad de una

segunda etapa de metalización, y la estructura resultante sería una célula de memoria más compacta.

Abriendo la capa enterrada tipo N+, se hace posible la acción del transistor pnp vertical. En la Fig. 3, se han abierto las ventanas 42 y 44 en la capa enterrada N+. Nuevamente, la parte de la derecha de la Fig. 3 es una sección transversal a lo largo de la línea A-A de la Fig. 4, y la parte de la izquierda de la Fig. 3 es una sección transversal a lo largo de la línea B-B de la Fig. 4. La estructura incluye ahora dos transistores pnp verticales. El primero comprende la región colector 8, la región base 6 y la región emisor 40. El segundo comprende la región colector 12, la región base 6 y la región emisor 40. El substrato 40, que forma ahora el emisor de los transistores pnp verticales, tiene ahora una conductividad tipo P+. La estructura restante es similar a la mostrada en la Fig. 1 con la excepción de que debe eliminarse el inyector común 10 en la Fig. 1.

La distribución de la célula de memoria, mostrada en la Fig. 3, se muestra en forma de palabra-organizada en la Fig. 4. Las regiones semejantes se han denominado con números semejantes. Las regiones de puntos 42 y 44, corresponden a las ventanas a través de la capa enterrada tipo N+ mostrada en la Fig. 3. La capa enterrada N+ se muestra también en la Fig. 4 bordeada por las líneas de puntos 43 y 45. Nótese que las aberturas en la capa enterrada ocupan el espacio muerto de la célula (espacio entre las regiones 14 y 16 y espacio entre las regiones 18 y 20), y no requieren por lo tanto la asignación de ningún espacio adicional. Además, el espacio que estaba ocupado por el emisor tipo-P lateral de la Fig. 2 se ha eliminado, lógicamente el resul-

tado es una mayor densidad. La línea W+ es ahora el substrato tipo P+ 40, mostrado en la Fig. 3; por lo tanto, ya no se requiere una segunda etapa de metalización. Nótese también que la distribución es tal que se simplifica el acoplamiento eléctrico, esto es, el contacto 32 está próximo al contacto 30, y el contacto 26 está próximo al contacto 28. Como consecuencia, las interconexiones metalizadas para conectar entre sí regiones apropiadas y las interconexiones metalizadas que forman las líneas de lectura/escritura-escritura/lectura no se cruzan, y pueden establecerse durante una única etapa de metalización. Ya que las ventanas de inyección 42 y 44 de los transistores pnp verticales están localizadas debajo del espacio muerto de las regiones 8 y 12, se minimiza la interacción de los transistores verticales pnp con los otros elementos activos.

Para realizar una operación de "lectura" en la distribución mostrada en la Fig. 4, la capa enterrada 4 (Fig. 3) se disminuye en tensión a través de W- respecto del substrato 40 (W+). Cuando se polariza de esta manera, los potenciales de las líneas R/W y W/R pueden detectarse para establecer el estado de la célula seleccionada.

Para "escribir" la línea apropiada R/W ó W/R se disminuye al mismo potencial que la capa enterrada (W-). La capa enterrada de las otras células de fila no-seleccionadas se polariza por debajo de las células de fila seleccionadas.

La Fig. 5 es una sección transversal del otro tipo conocido de célula de memoria I^2L . La célula incluye dos transistores npn acoplados transversalmente que comparten un inyector 58. Como en el tipo conocido anterior, una capa enterrada tipo N+ 48 está difundida en el substrato tipo-P 46.

De la misma manera una capa epitaxial-tipo-N 50 se deposita sobre la capa enterrada 48. El primer transistor incluye una región colector tipo-N 56, una región base tipo-P 54 y una región emisor tipo-N 50. El segundo transistor incluye una
5 región colector tipo-N 62, una región base tipo-P 60 y una región emisor tipo-N 50. Estos transistores npn acoplados transversalmente funcionan en modo inverso, actuando la capa epitaxial tipo-N como emisor para ambos transistores. La corriente de base resulta de los portadores minoritarios
10 que se inyectan desde la región inyectora tipo-P 58 en la región epitaxial tipo-N 50 y reunidos esencialmente por las regiones base tipo-P adyacentes 54 y 60. Debido a la estructura casi simétrica ambas corrientes son casi iguales. Si la ganancia de corriente de los transistores npn inversos es
15 mayor que uno, se consigue la operación biestable. De esta manera, la estructura representa un flip-flop con dispositivos de carga de corriente constante controlables. Estos dispositivos de carga incluyen dos transistores pnp laterales cuyas bases comunes están acopladas a los emisores comunes de los tran-
20 sistores npn verticales, y cuyos colectores están unidos a las bases de los correspondientes transistores npn (regiones tipo-P 54 y 60).

Para ampliar este dispositivo de flip-flop a una célula de memoria, se añaden dos regiones exteriores tipo-P 52 y 64 para acoplar a las líneas de datos de lectura/
25 escritura. Las líneas se acoplan a través de las regiones de contacto 82 y 70 respectivamente. La región de colector 56 se acopla a través del contacto 80 a la región base 70 a través del contacto 72. La región de colector 62 se acopla
30 a la región base 54 a través de las regiones de contacto 62

y 78.

A fin de evitar la necesidad de una doble metalización en este tipo conocido de célula, ésta se modifica como se describió en la segunda de las referencias citadas anteriormente de tal manera que los inyectores de lectura/escritura se comparten entre células adyacentes en la misma línea de palabra. Esto requiere técnicas de decodificación complicadas debido a las múltiples tareas de los inyectores de lectura/escritura.

Utilizando técnicas de inyección pnp vertical, es posible hacer una nueva célula que mantiene la capacidad exclusiva de lectura/escritura, requiriendo sólo decodificación simple y también una sola etapa de metalización. También, la célula contiene de por sí menos capacidad para realizar los parásitos.

Las Figs. 6a y 6b son secciones transversales del segundo tipo mejorado de célula I^2L que utiliza inyección pnp vertical, tomadas a lo largo de las líneas A-A y B-B de la Fig. 7, respectivamente. Puede verse que la región inyectora común mostrada en la Fig. 5 se ha eliminado. Además, las ventanas 84 y 86 en la capa enterrada 48 tipo $N+$ están por debajo de las regiones base 54 y 60 respectivamente.

El primer transistor pnp vertical comprende la región colector 54, la región base 50 y la región emisor 46. El segundo transistor pnp vertical comprende la región colector 60, la región base 50 y la región $P+$ 46 como el emisor. Todas las otras regiones son las mismas que las mostradas en la Fig. 5 y están denominadas con números de referencia similares. Estas regiones similares constituyen lo denominado anteriormente como transistores npn verticales y

transistores pnp laterales.

La distribución de esta célula biestable de inyector (LVI) vertical y lateral se muestra en la Fig. 7. Las regiones semejantes se han denominado con números de referencia similares. Como se estableció anteriormente, la región de inyector común de la Fig. 5 ha sido eliminado, resultando por consiguiente una célula que tiene al menos una compacidad comparable a la célula descrita en la segunda referencia citada. Además, ya que se ha omitido el inyector común es posible una decodificación más sencilla, y es más fácil de reducir los componentes parásitos. Ya que la nueva célula de inyección lateral-vertical (LVI) ocupa como máximo el mismo espacio que la célula conocida descrita anteriormente, con posibles componentes activos de tamaños más grandes, resultando una mejor distribución. Nuevamente, ya que la línea $W+$ es el substrato tipo $P+$, se ha eliminado la necesidad de una segunda etapa de metalización. Finalmente, la distribución es tal que se simplifica el acoplamiento eléctrico, esto es, el contacto 74 está próximo al contacto 78 y el contacto 72 está próximo al contacto 80. Además, el acoplamiento entre estos contactos no interfiere con las líneas de lectura/escritura como se muestra en la Fig. 7. Como consecuencia, solamente se requiere una única etapa de metalización para producir las interconexiones metalizadas requeridas y las interconexiones metalizadas de lectura/escritura-escritura/lectura.

Para explicar como puede escribirse y leerse la célula de las Figs. 6a, 6b y 7, la Fig. 7 ilustra una distribución que tiene tres filas de células X_1 , X_2 y X_3 separadas por las regiones de aislamiento 92, 94, 96 y 98, y tres columnas Y_1 , Y_2 e Y_3 . Para las operaciones de "lectura"

y "escritura", se requieren dos niveles de tensión V_{mid} y V_{low} , ambos de los cuales están por debajo del potencial del substrato ($W+$), de tal manera que $W+ \rangle V_{mid} \rangle V_{low}$.

Si, por ejemplo, se desea leer el contenido de la célula 2,2 entonces:

$$V_{x_2} \approx V_{y_2} = V_{y_2} = V_{low}$$

dónde V_{x_2} es la tensión de la capa enterrada (mostrada por línea de puntos) en la fila X_2 .

Para las células no-direccionadas en la misma fila (células 2,1 y 2,3):

$$V_{x_2} \approx V_{low}; \quad V_{y_1} = V_{y_3} = V_{mid}.$$

Para las células no-direccionadas en la misma columna (células 1,2 y 3,2):

$$V_{x_1} = V_{x_3} \approx V_{mid}, \quad V_{y_2} = \bar{V}_{y_2} = V_{low}.$$

Para escribir en la célula 2,2:

$$V_{x_2} \approx V_{low}; \quad V_{y_2} = V_{mid}; \quad \bar{V}_{y_2} = V_{low}$$

Para las células no-direccionadas en la misma fila (células 2,1 y 2,3):

$$V_{x_2} \approx V_{low}, \quad \bar{V}_{y_1} = V_{y_3} = V_{low}$$

Para las células no-direccionadas en la misma columna (células 1,2 y 3,2)

$$V_{x_1} = V_{x_3} \approx V_{mid}; \quad V_{y_2} = V_{mid}; \quad \bar{V}_{y_2} = V_{low}$$

Nótese que la célula de memoria I^2L mostrada en las Figs. 3 y 6a y b puede fabricarse por técnicas que son normales y bien conocidas a las personas familiarizadas con la fabricación de circuitos semiconductores. Por ejemplo, refiriéndonos a la Fig. 3, el substrato tipo-P 40 se suministra con una capa de oxidación, y utilizando técnicas normales de enmascaramiento y ataque por agua fuerte, se quita la capa de óxido en dónde se requiera la difusión $N+$ enterrada.

Después de quitar la capa de oxidación restante, se recrece entonces la región epitaxial 6 sobre el substrato que contiene las regiones N+ difundidas, y se crea una segunda capa de oxidación sobre la capa epitaxial. Se abren entonces
5 las ventanas en esta segunda capa de oxidación a través de las cuales puede difundirse el dopante tipo P+ para fines de aislamiento.

Utilizando una tercera capa óxida, en ella se abren ventanas para conseguir la requerida difusión base,
10 y a través de las ventanas en una cuarta capa óxida que se produce subsecuentemente, se producen las restantes regiones difundidas.

Se utiliza una quinta capa óxida con sus correspondientes ventanas para proporcionar la requerida deposición metálica. Debe repetirse que los procesos anteriores
15 se realizan utilizando las técnicas de enmascaramiento y ataque con agua fuerte.

Ha de quedar entendido que la anterior descripción de una forma determinada del invento se hace a modo de
20 ejemplo y no debe considerarse como limitación de su alcance.

El presente invento corresponde a una solicitud de patente formulada en Estados Unidos el día 3 de Mayo de 1977, señalada con el Nº 793,449 G. 235 y se acoge, por lo tanto a los beneficios que otorgan los convenios internacio-
25 nales vigentes.

-----NOTA-----

Los puntos de invención propia y nueva que se presentan para que sean objeto de esta patente de veinte años son los siguientes:

- 5 1.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, controlada por líneas de lectura/excritura-escritura/lectura de un tipo que puede utilizarse en una disposición de palabra-organizada, que comprende:
- 10 - un substrato que tiene un primer tipo de semiconductividad, formando dicho substrato un emisor común;
 - una primera capa de material semiconductor de un segundo tipo de semiconductividad dispuesto sobre dicho substrato que contiene regiones espaciadas de material del primer tipo de conductividad, las cuales regiones se extienden
 - 15 hacia abajo y son contiguas con dicho substrato;
 - una segunda capa que tiene el segundo tipo de conductividad dispuesta sobre la primera de dichas capas y dichas regiones espaciadas;
 - regiones primera y segunda de material semiconductor que
 - 20 tienen el primer tipo de conductividad dispuestas dentro de la segunda capa y separadas de la misma, teniendo cada una de las regiones primera y segunda una superficie expuesta;
 - regiones tercera y cuarta de material semiconductor que
 - 25 tiene el segundo tipo de conductividad dispuestas dentro de la primera región, que tienen cada una una superficie expuesta; y
 - regiones quinta y sexta de material semiconductor que tiene
 - 30 el segundo tipo de conductividad dispuestas dentro de la segunda región, que tienen cada una una superficie expues-

ta; dichas regiones cuarta y quinta se acoplan cada una a una de las líneas de lectura/escritura-escritura/lectura, la región tercera se acopla a la región segunda, la región sexta se acopla a la región primera, y las mencionadas regiones contiguas se localizan cada una, debajo del espacio muerto de una de las regiones primera y segunda.

2.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 1, en dónde las superficies expuestas de las regiones primera y segunda son prácticamente rectangulares, uno de los lados más largos de la primera región yuxtapuesta es prácticamente paralelo a uno de los lados más largos de la segunda región; y en dónde el espacio muerto en la primera región está flanqueado por las regiones tercera y cuarta y el espacio muerto en la segunda región está flanqueado por las regiones quinta y sexta; y en dónde las líneas de lectura/escritura-escritura/lectura están acopladas a las regiones cuarta y quinta respectivamente y pasan sobre el espacio muerto en las regiones segunda y quinta respectivamente y son prácticamente perpendiculares a los mencionados lados más largos; y en dónde la región tercera está acoplada al extremo más cercano de la segunda región y la sexta región está acoplada al extremo más cercano de la primera región.

3.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 2, en dónde dicho substrato y las regiones primera y segunda tienen una conductividad tipo-P, y en dónde la segunda capa y las regiones tercera, cuarta, quinta y sexta tienen una conductividad tipo-N.

4.- Una célula de memoria bipolar (I^2L) lógica

de inyección integrada, según el punto 3, en dónde la primera capa tiene una conductividad tipo N+.

5 5.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 4 en dónde la segunda capa es una capa epitaxial.

10 6.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 2, en dónde la tercera región se acopla a la segunda región por una primera interconexión metalizada, la primera región se acopla a la sexta región por una segunda interconexión metalizada, la cuarta región se acopla a la línea de lectura/escritura por una tercera interconexión metalizada, la quinta región se acopla a la línea de escritura/lectura por una cuarta interconexión metalizada.

15 7.- Una célula de memoria bipolar, (I^2L) lógica de inyección integrada, según el punto 6, en dónde las interconexiones metalizadas primera, segunda, tercera y cuarta son coplanares y no se interceden, y se aplican durante una única etapa de metalización.

20 8.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada según el punto 1, que está controlada por líneas de lectura/escritura-escritura/lectura y es del tipo que puede utilizarse en una disposición de palabra-organizada, que comprende:

- 25 - un sustrato que tiene un primer tipo de semiconductividad que forma un emisor común;
- una primera capa de material semiconductor de un segundo tipo de conductividad dispuesto sobre dicho sustrato que contiene regiones espaciadas del primer tipo de conductividad,
- 30 las cuales regiones se extienden hacia abajo y son

- contiguas con el substrato;
- una segunda capa que tiene un segundo tipo de conductividad dispuesto sobre la primera capa y las regiones espaciadas;
- 5 - regiones primera, segunda, tercera y cuarta de material semiconductor que tiene el primer tipo de conductividad dispuestas dentro de la capa epitaxial y separadas de la primera, segunda, tercera y cuarta regiones, teniendo cada una una superficie expuesta; y
- 10 - regiones quinta y sexta de material semiconductor que tiene el segundo tipo de conductividad teniendo cada una una superficie expuesta, cada una de las regiones quinta y sexta dispuesta en una de las regiones primera y segunda respectivamente, dicha región quinta acoplada a la segunda
- 15 región, la sexta región acoplada a la primera región, la tercera región y la cuarta acopladas a una de las líneas de lectura/escritura-escritura/lectura, y las regiones contiguas localizadas cada una debajo del espacio muerto de las regiones primera y segunda.
- 20 9.- Una célula de memoria bipolar, (I^2L) lógica de inyección integrada, según el punto 8, en donde dicho substrato y las regiones primera, segunda, tercera y cuarta tienen una conductividad tipo -P y en donde la segunda capa y las regiones quinta y sexta tienen una conductividad tipo-N.
- 25 10.- Una célula de memoria bipolar, (I^2L) lógica de inyección integrada, según el punto 9, en donde la segunda capa es una capa epitaxial.
- 30 11.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 10, en donde dicha capa tiene una conductividad tipo-N+.

12.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 8, en donde las superficies expuestas de las regiones primera y segunda tienen una forma prácticamente rectangular, con un lado más largo de la primera región yuxtapuesto prácticamente paralelo a un lado más largo de la segunda región, y en donde la quinta región está en situación opuesta al espacio muerto de la segunda región y la sexta región está en posición opuesta al espacio muerto de la primera región, y en donde las regiones tercera y cuarta y las líneas de lectura/escritura-escritura/lectura adjuntas a la misma flanquean las regiones tercera y cuarta.


13.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, en donde las líneas de lectura/escritura-escritura/lectura están en contacto con las regiones tercera y cuarta respectivamente y son interconexiones primera y segunda metalizadas que se prolongan prácticamente paralelas a los lados más largos.

14.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 13, en donde la primera región está acoplada a la sexta región por una tercera interconexión metalizada y la segunda región está acoplada a la quinta región por una cuarta interconexión metalizada, siendo dichas interconexiones tercera y cuarta prácticamente perpendiculares a los lados más largos.

15.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 14, en donde las interconexiones metalizadas primera, segunda, tercera y cuarta son coplanares y no se interceptan, y se aplican durante una única etapa de metalización.

- 16.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada, según el punto 8, del tipo que incluye por lo menos dos transistores npn verticales dispuestos en una capa epitaxial que forma el emisor común de dicho transistor npn vertical, y en donde los emisores de dos transistores pnp laterales dispuestos en dicha capa epitaxial están acoplados a las líneas de lectura/escritura-escritura/lectura, que comprende:
- un sustrato que tiene una conductividad tipo-P; y
 - una capa de material semiconductor de conductividad tipo $N+$ que contiene regiones tipo-P espaciadas dispuestas sobre dicho sustrato, extendiéndose las regiones tipo-P hacia abajo y contiguas con el sustrato, dicha capa epitaxial dispuesta sobre la capa tipo $N+$ y las regiones espaciadas tipo-P tales que forman dos transistores pnp verticales, formando dicho sustrato el emisor común de los transistores pnp verticales, formando la capa epitaxial la base de dichos transistores pnp verticales, y en donde las bases de los transistores pnp verticales son también los colectores de los transistores pnp verticales.

17.- Una célula de memoria bipolar (I^2L) lógica de inyección integrada.



Tal y como se ha descrito en la memoria que antecede, representado en los dibujos que se acompañan y a los fines especificados.

Esta memoria consta de veinte hojas escritas
5 por una sola cara.

Madrid, 3 MAYO 1978

M. G. SANTAMARIA
VICE-SECRETARIO GENERAL








Fig. 3

M. G. Santamaría
 M. G. SANTAMARÍA
 VICE-SECRETARIO GENERAL



Fig 4





Fig. 5

3 MAYO 1978



M. G. Santamaria
M. G. SANTAMARIA
VICE-SECRETARIO GENERAL







Fig. 7




M. G. SANTAMARIA
 VICE-SECRETARIO GENERAL

4/4

