



20 JUL. 1978 (19) ES (21)

NUMERO	(10) A1
459518	
FECHA DE PRESENTACION	(22)
6 JUN. 1977	

Concedida en virtud de la ley de patentes de 1984, con los datos que figuran en el presente documento, y en virtud de lo establecido en el artículo 17 de la Ley de Patentes de 1984, se ha concedido la presente patente a favor de:

PATENTE DE INVENCION

(30) PRIORIDADES:	(32) FECHA	(33) PAIS
(31) NUMERO		
66807/1976	8-6-1976	JAPON.

(47) FECHA DE PUBLICIDAD	(51) CLASIFICACION INTERNACIONAL	(62) PATENTE DE LA QUE ES DIVISIONARIA
	G06C // G11C	

(54) TITULO DE LA INVENCION

Mejoras en sistemas de tratamiento de espacios de dirección virtual plural para sistemas de tratamiento de datos.

(71) SOLICITANTE (S)

FUJITSU LIMITED. (sociedad japonesa).

DOMICILIO DEL SOLICITANTE

KAWASAKI (JAPON) 1015, Kamikodanaka, Nakahara-ku.

(72) INVENTOR (ES)

1 - Koichi INOUE. 4 - Kazuyuki SHIMIZU.
2 - Hajime NONOGAKI. (los cuatros de nacionalidad
3 - Tatsuo URAKAWA. japonesa).

(73) TITULAR (ES)

(74) REPRESENTANTE

D. CARLOS ROEB UNGEHEUER.

459518

- 1 -

1 1. Campo del invento.

5 Este invento se relaciona con los sistemas de trata-
miento de espacio de dirección virtual plural y más particu-
larmente a los sistemas de tratamiento de espacio de direc-
10 ción virtual plural para un sistema de tratamiento de datos -
del tipo, que coordina direcciones virtuales y reales entre -
sí, correspondiente a espacios de dirección virtuales, plura-
les y almacenando el resultado de coordinación en un amorti-
15 guador lateral de aspecto de traducción (al que se hará refe-
rencia en lo que sigue como la tabla TLB) en que se procura -
un registro virtual común para designar un área común a los -
espacios de dirección virtuales, y, cuando el resultado de la
20 coordinación de las direcciones virtuales y reales, correspon-
dientes al área común, se almacena en la arriba mencionada ta-
bla TLB, se registra en común a los espacios de dirección vir-
tual aunque sean diferentes, para procurar por ello una efica-
cia mejorada del uso de la tabla TLB.

20 2. Descripción de la técnica anterior.

 Los más recientes sistemas de tratamiento de datos
adoptan usualmente el así llamado sistema de memoria virtual.
Y el sistema de memoria virtual tiene una tendencia a que un
25 sistema de memoria virtual simple, teniendo un espacio de di-
rección, se conmute a un sistema de memoria virtual plural te-
niendo una pluralidad de espacios de dirección. En el sistema
de memoria virtual plural sólo se permite que exista una ta-

30

1 rea en un espacio de dirección virtual y se preparan espacios
de dirección virtual, que son iguales en número a las tareas
de operación simultánea. Puesto que sólo se asigna una tarea -
a cada uno de los espacios de dirección y puesto que los espa-
5 cios de dirección no interfieren entre sí, este sistema tiene
la ventaja de que la operación de una tarea no es afectada por
la operación de otras tareas. Además, este sistema tiene el -
mérito de que un incremento en el número de espacios de direc-
10 ción no se somete a restricción por la arquitectura de la me-
cánica de la máquina. En este caso, áreas comunes a las ta- -
reas, es decir áreas, tales como programas de control, tablas
de control para uso en los mismos y otras subrutinas comunes,
15 son funciones necesarias para las tareas, de modo que se pro-
curan para cada espacio de dirección virtual. Tales áreas se
mencionarán a continuación como áreas comunes.

También en un sistema de memoria virtual plural, co-
mo se ha descrito arriba, el tratamiento para la coordinación
20 de la dirección del espacio de dirección virtual con una direc-
ción real sobre una memoria principal se realiza para cada es-
pacio de dirección virtual, como es el caso con una simple di-
rección virtual. Y el resultado de tal coordinación se almace-
25 na en una memoria de alta velocidad o tabla, denominada, un amor-
tiguador lateral de aspecto de traducción (TLB). Al tratar, -
la coordinación de la dirección virtual con la real se consi-
gue por recuperación de la tabla TLB. Sin embargo, en el área

30

1 común, preparada para cada espacio de dirección virtual, como
se ha mencionado arriba, la coordinación de la dirección vir-
tual con la real es siempre constante, aún en el caso de dife-
rentes espacios de dirección virtual. Como un resultado de es-
5 to, si los resultados de diferentes coordinaciones son almace-
nados en la tabla TLB para respectivos espacios de dirección
virtual diferentes, la eficacia de utilización de la tabla TLB
se rebaja.

10 RESUMEN DEL INVENTO

Un objeto de este invento es procurar un espacio de
dirección virtual plural, en que si la dirección virtual, debe
ser convertida en una dirección real, está en el área común,
15 o el resultado de coordinación de la dirección virtual con la
dirección real, sobre una memoria principal, se registra so-
bre la tabla TLB, de tal manera que pueda usarse en común a -
diferentes espacios de dirección virtual para permitir por ello
una utilización eficaz de la tabla TLB.

20 Otro objeto de este invento es procurar un sistema
de elaboración de espacio de dirección virtual plural, que tie-
ne medios indicadores de área común y en que, cuando se apli-
ca la dirección virtual, que debe ser convertida en una direc-
25 ción real, el contenido de ambas se compara inmediatamente en-
tre sí y, en el caso de coincidencia, se procura una cierta in-
dicación en común a diferentes espacios de dirección virtual.

30 Otro objeto de este invento es procurar un sistema
de tratamiento de espacio de dirección virtual, plural en que

1 cuando se cambia el área común el contenido del medio indica-
dor de área común también se varía inmediatamente de modo co-
rrespondiente.

5 Todavía otro objeto de este invento es procurar un
sistema de tratamiento de espacio de dirección virtual, plural,
en que el resultado de coordinación de direcciones virtuales
y reales, correspondientes al área común, se registra sobre -
la tabla TLB, en común a diferentes espacios de dirección vir-
10 tual, de modo que no se supriman otros resultados de coordina-
ción de la tabla TLB para fomentar por ello la eficacia, del -
sistema entero, tal como reducción de la capacidad de una memo-
ria, que forme la tabla TLB.

15 De acuerdo con el sistema de tratamiento de espacio
de dirección virtual plural de este invento, en un tratamiento
de datos, construido de modo que se coordinen entre sí las di-
recciones virtuales y reales, correspondiendo a espacios de di-
rección virtual plural, de modo que un área pre-determinada, -
20 en cada uno de los espacios de dirección virtual plural, ten-
ga un área común a ellos y la dirección virtual correspondien-
tes al área común que corresponda a una dirección real, común
a los espacios de dirección virtual plural y adaptada de modo
25 que el resultado de la coordinación de las direcciones virtual
y real se almacene sobre la tabla TLB y que la elaboración se
ejecute mientras se restablece la tabla TLB, se procura un me-
dio de memoria designadora de área común, para designar el -
30 área común y, cuando el resultado de la coordinación de las -

1 direcciones virtual y real se registra sobre la tabla TLB, -
se hace referencia al contenido del medio de la memoria designadora de área común y se registra el resultado de coordinación correspondiente al área común en común con las direcciones virtuales plurales.

Breve descripción de los dibujos:

La fig. 1, es un diagrama explicando el contorno de espacios de dirección virtual plural;

La fig. 2, es un diagrama explicativo de los contornos de una tabla de segmento y de una tabla de página;

La fig. 3 es un diagrama de bloque explicativo del procedimiento de traducción de una dirección virtual en una dirección real, significando XA = sumador y XB = dirección de página;

La fig. 4, es un diagrama ilustrando un ejemplo de un registro virtual común CVR preparado en este invento;

Las figuras 5A hasta 5H, inclusive, son diagramas explicativos de la correspondencia del contenido designado por el registro virtual común de la fig. 4 con el alcance de existencia de un área común sobre un espacio de dirección virtual;

La fig. 6, es un diagrama de bloque de un sistema elaborador ilustrando una ejecución de este invento y

Las figuras 7A y 7B, son diagramas de bloque del procedimiento de traducción de dirección mostrando con mayor detalle el sistema de elaboración de la fig. 6, estando interconectados los diagramas en las posiciones con los mismos sig-

nos de referencia (a), (b), (c) y (d).

En la fig. 7A, significa: XC = enrollamiento de la tabla TLB; XD significa final de dato.

En la fig. 7B, significa XE = segmento; XF = página; XA = sumador, XG significa Bit TAR.

Descripción de las ejecuciones preferidas.

En un sistema de almacenaje virtual, durante la programación, puede usarse sucesivamente un espacio virtual para suprimir limitaciones de capacidad impuestas sobre una memoria principal, que puede usarse en la práctica. Esto significa que la magnitud del espacio virtual es dependiente de la arquitectura del mecanismo de la máquina. Por ejemplo, en el caso en que puedan emplearse 24 bits para designación de dirección, $2^{24} = 16.777.216$ bites = 16 mega bites.

Durante la programación, una dirección, que se designe sin tener en cuenta la magnitud de una memoria real, es decir, una dirección virtual, se traduce en una dirección real, puesto que es necesario para acceder a una memoria de amortiguación o una memoria principal en la práctica, cuando se ejecuta el programa. Esta traducción se consigue dinámicamente por un mecanismo de traducción de dirección, dinámico del mecanismo de la máquina, al tiempo de la ejecución del programa.

En el caso de un sistema de almacenaje virtual, plural, puesto que los respectivos programas se asignan respectivamente a espacios de dirección virtual individuales, pueden existir direcciones virtuales idénticas en los res--

1 pectivos espacios de dirección virtual y en la pluralidad de direcciones virtuales idénticas puede existir en el sistema - como un todo.

5 En las figuras 1 y 2 los números de referencia 1-0 hasta 1-n indican espacios de dirección virtual; 2-0 hasta - 2-n designan tablas de segmento; y 3-00, 3-01, ..., 3-10, - 3-11, ..., 3-n0, 3-n1, ..., 4-0, 4-1, ..., 5-0, 5-1, ..., - identifican tablas de página. Como se ilustra en la fig. 1, 10 se asignan tareas a la pluralidad de espacios de dirección - virtual 1-0 hasta 1-n, respectivamente, correspondiendo a ta reas. El número de espacios de dirección virtual está limita do principalmente por un sistema operativo. Al presente, es 15 posible manipular alrededor de 1500 espacios de dirección. - Los espacios de dirección virtual 1-0 hasta 1-n, cada uno, - tiene dos áreas comunes A y B y un área C denominada área de usuario individual USA. El área A (un área de sistema SY) y el área B (un área común CMA) se preparan en común con los - 20 espacios de dirección virtual 1-0 hasta 1-n.

Con el fin de que las direcciones de los espacios de dirección virtual puedan tener, de una a una corresponden cia con las direcciones de los espacios de dirección real so 25 bre la memoria principal, las tablas de segmento 2-0 hasta - 2-n y las tablas de página 3-00, 3-01, ..., 3-10, 3-11, ..., 3-n0, 3-n1, ..., 4-0, 4-1, ..., 5-0, 5-1, ..., se preparan - como se ilustran en la fig. 2. Las tablas de segmento 2-0 has 30 ta 2-n corresponden respectivamente a los espacios de direc--

1 ción virtual individual l-0 hasta l-n. Y para designar o iden
tificar l de una pluralidad de espacios de dirección virtual,
se designa la dirección conductora de la tabla de segmento. -
Para designar la dirección de conducción se hace uso, por -
5 ejemplo, de un registro mencionado como registro de base de -
segmento (SBR).

La elaboración para obtener una dirección real des-
de una dirección virtual, correspondiente a un cierto espacio
10 de dirección virtual, puede considerarse que debe ejecutarse
como sigue: Basado en el contenido de registro de base de seg-
mento SBR, correspondiendo a uno de los arriba citados espa- -
cios de dirección virtual, por ejemplo, l-1, y una parte de -
15 los bits de una dirección virtual dada, se accede a una direc-
ción sobre la tabla de segmento 2-1 mostrada en la fig. 2. Y
basándose en el contenido de la dirección, a la que se ha acce-
dido de la tabla de segmento 2-1 y una parte de los bits de -
la arriba citada dirección virtual, se accede a una dirección
20 sobre la tabla de página, por ejemplo 3-11. Entonces, basándo-
se en el contenido de la dirección, a la que se ha tenido acce-
so de la tabla de página 3-11 y una parte de los bits de la -
dirección virtual arriba citada, se determina la dirección -
25 real. El resultado de la coordinación de la dirección virtual
y de la dirección real, así determinada, se almacena en la ta-
bla TLB, En la subsiguiente elaboración, la tabla TLB se res-
tablece primeramente para comprobar la coordinación de la di-
30 rección virtual y de la dirección real y después se determina

1 la dirección real. Naturalmente que, en el caso, en que la -
coordinación de las direcciones virtual y real no se almacene
sobre la tabla TLB, la dirección real se determina usando la
5 tabla 2 de segmento y las tablas de página 3, 4 y 5 de nuevo,
y su resultado se almacena sobre la tabla TLB. En este tiempo,
puestos que la capacidad de almacenaje de la tabla TLB está -
limitada, un resultado de la coordinación, que no se ha usado
útilmente se suprime de la tabla TLB para permitir almacenar
10 en la misma el nuevo resultado de coordinación.

La fig. 3, es un diagrama mostrando en detalle el -
procedimiento de la arriba indicada traducción de dirección.

Como se ha mencionado arriba, el espacio de direc-
15 ción virtual se divide en unidades de dos etapas, es decir, -
segmento y página y, de acuerdo con el tipo de división, la -
dirección virtual también se divide en un número de segmento
SGN, un número de página PGN y un desplazamiento intra-página
BYT.N. El número de segmento SGN es indicativo de qué segmen-
20 to está ocupado por la dirección virtual. De veinticuatro -
bits de la dirección virtual EA, ocho bits, por ejemplo, 64-K
bite, 8 a 15, se usan para indicar el número de segmento. El
número de página PGN es indicativo de qué página de segmento
25 se ocupa, y se representa por cuatro bits de la dirección vir-
tual EA, por ejemplo, tamaño de página de 4-K bite. El despla-
zamiento intra-página BYT.N es indicativo de qué bit está ocu-
pado y se representa por doce bits de la dirección virtual -
30 EA, por ejemplo, el segmento de 64-K bite y página de 4-K bi-

1 te, 20 hasta 31.

5 Para cada segmento y cada página del espacio de dirección virtual, se forman una tabla de segmento SGT y una tabla de página PGT por un sistema operante. Cada entrada de la tabla de segmento SGT tiene la dirección conductiva (por ejemplo, de veintiun bits) de la tabla de página PGT habiendo reservado en la misma, la dirección real de cada página perteneciente al segmento, y otra información.

10 Cada entrada de la tabla de página PGT tiene información sobre la presencia o ausencia de la página sobre la memoria real y doce bits de orden superior de una dirección de página real (por ejemplo, de veinticuatro bits).

15 Primeramente, para designar una dirección conductiva de la tabla de segmento SGT, puesto que se almacenan diecinueve bits de orden superior de la dirección conductiva de la tabla de segmento en los bits 8 hasta 25 de un registro de base de segmento SBR de la fig. 3, la dirección conductiva de la tabla de segmento puede obtenerse añadiendo ceros de seis bits al orden inferior del registro de base de segmento

20 Por otra parte, basándose en el registro de base, el registro de índice y el desplazamiento intra-página designado en un programa, se obtiene una dirección virtual efectiva por mecanismo de máquina y se ajusta en un registro de dirección virtual EAR. Esta dirección virtual (24 bits) puede considerarse en términos del número de segmento SGN (8bits), el número de página PGN (4 bits) y el desplazamiento intra-pá-

30

1 gina BYT.N (12 bits).

5 Entonces, el número de segmento SGN de la dirección virtual se compara con la longitud de un largo de tabla de segmento SGT ADR indicado por el arriba citado registro de base de segmento SBR. En este caso, si el primero es mayor que el último, la entrada de la tabla de segmento deseada no existe en la tabla de segmento SGT, de modo que se detiene la traducción de la dirección.

10 La dirección conductiva de la tabla de segmento, representada por los bits de 8 a 31 del registro de base de segmento SBR y el número de segmentos representado por los bits 8 a 15 del registro de dirección virtual EAR se suman en un sumador de traducción de dirección dinámica denominado DAT -
15 ADDER, por el que la entrada de tabla de segmento deseada se detecta desde la tabla de segmento SGT. En este caso, cuando un bit inválido en la entrada (por ejemplo, un bit 31) es "1" se interrumpe la traducción de la dirección.

20 Puesto que los bits, por ejemplo 8 a 28 de la entrada de tabla de segmento, así detectado, son indicativos de la dirección conductiva de la tabla de página, estos bits y el número de página PGN, representados por los bits 16 a 19 del
25 registro de dirección virtual EAR se suman en un sumador denominado ADDER y, basándose en el resultado de esta adición, se detecta una entrada deseada de tabla de página desde la tabla de página PGT. En este caso, el número de página PGN y la longitud de tabla de página PGTL, indicada por la entrada de ta-
30

1 bla de segmento se compran entre sí. Donde la primera sea ma-
yor que la última, la entrada de tabla de página deseada de -
obtener, no existe en la tabla de página PGT, de modo que se
5 detiene la traducción de la dirección. Además, si un bit invá-
lido (por ejemplo, un bit 12) en la entrada de tabla de mesa
detectada es "1", el contenido de la correspondiente página -
real no existe en la memoria real, de modo que también se de-
tiene la traducción de la dirección.

10 Puesto que los bits de 0 a 11 en la entrada de tabla
de mesa son los 12 bit de orden superior de la página real, -
los mismos se transfieren a los bits 8 a 19 de un registro RAR
de dirección real y al mismo tiempo, el desplazamiento intra-
15 página BYT.N representado por los bits de 20 a 31 del regis-
tro EAR de dirección virtual se transfiere a los bits de 20 a
31 del registro RAR de dirección real y se usan como los 12 -
bits de orden inferior de la dirección real. Así, es complica-
da la traducción de dirección.

20 Como se ha descrito arriba, en el sistema de trata-
miento de datos el tratamiento se consigue para la coordina-
ción de las direcciones virtual y real. Como se observa de la
fig. 2, aun cuando las áreas comunes A y B existentes sobre -
25 los espacios de dirección virtual 1-0 hasta 1-n son diferen-
tes entre sí, en el espacio 1 de dirección virtual y, por lo
tanto, en la tabla de segmento 2, las direcciones reales se ob-
tienen usando las tablas de página común 4 y 5. Es decir, aun
30 donde difieren los espacios de dirección virtual, si las di-

1 recciones virtuales de las áreas Ay B son las mismas, corres-
ponden a la misma dirección real. Por lo tanto, cuando los re-
sultados de coordinación de las direcciones virtuales y rea-
les concernientes a las áreas comunes A y B se almacenan en -
5 la tabla TLB representa un gran despilfarro si se almacenan -
los resultados de la coordinación sobre la tabla TLB para to-
dos los espacios de dirección virtual. Esto significa que, si
los resultados de coordinación de las direcciones virtuales y
10 reales, si la misma dirección se extrae, no obstante a que se
registren individualmente sobre la tabla TLB diferentes espa-
cios de dirección virtual, otros resultados de coordinación,
que pudieran requerirse en el subsiguiente tratamiento, se eli-
15 minan desde la tabla TLB reduciendo así notablemente la efica-
cia de la utilización de la tabla TLB.

Para evitar esto, el presente invento emplea un re-
gistro virtual común CVR 6, tal como se ilustra en la fig. 4,
por el que se indica el alcance sobre el espacio 1 de direc-
20 ción virtual en que están colocadas las áreas comunes A y B.
En la fig. 4, el signo de referencia HBA designa una direc-
ción sujeta, alta, que indica un área correspondiente al área
A, mostrada en la fig. 1. Como se observa en las figuras 5A -
25 hasta 5H, la dirección arriba citada indica que el área desde
la dirección designada por el contenido del campo arriba indi-
cado HBA a una dirección virtual máxima (por ejemplo, 16 MB)
del espacio de dirección virtual, es el área común. El signo
30 de referencia HV identifica un bit indicador de validez de -

1 dirección sujeta, alta, y cuando el bit indicador de validez
de dirección sujeta, alta tiene la lógica "1" el mismo indi-
ca que la dirección designada por el campo HBA es válido. El
5 signo de referencia LBA denota una dirección sujeta, baja, -
que indica un área correspondiente al área B mostrada en la -
fig. 1. Y, como se observa en la fig. 4, se indica que el área
desde la dirección "0" del espacio de dirección virtual a la -
dirección indicada por el contenido del arriba citado campo -
10 LBA es el área común. El signo de referencia LV, representa -
un bit indicador de validez de dirección sujeta, baja y, cuan-
do éste bit tiene la lógica "1", el mismo indica que la direc-
ción indicada por el campo LBA es válido.

15 Los alcances, que ocupan las áreas comunes A y B so-
bre el espacio de dirección virtual, que difiere con los sis-
temas, como se ilustra en las figuras 5A hasta 5H. Para ajus-
tar la arriba citada información HV, HBA, LV y LBA en el re-
gistro 6 virtual común, correspondiente a los modos descritos
20 en las figuras 5A hasta 5H, por ejemplo, se ejecuta una ins-
trucción de registro virtual común de carga (mencionada a con-
tinuación como la instrucción LCVR) que se prepara en este in-
vento.

25 La fig. 6, ilustra la construcción de una ejecución
de este invento, adaptada de tal modo que, basándose en el con-
tenido establecido en el registro virtual común, los resulta-
dos de coordinación de direcciones virtuales y reales, corres-
30

1 pondientes a las áreas comunes A y B, se almacenan en común -
a los espacios de dirección virtual. En la fig. 6, el número
de referencia 6 indica un registro virtual común CVR; 7 de--
5 signa un amortiguador de traducción de observación lateral -
TLB; 8 identifica un decodificador para acceder a una direc-
ción predeterminada, de la tabla TLB; 9 designa un registro
de dirección virtual, en que se establece la dirección vir--
tual EA, que debe traducirse en una dirección real RA, por -
10 ejemplo, cuando una unidad de tratamiento central ejecuta el
tratamiento; 10, representa un registro de dirección real, -
en que se establece la dirección real RA, que deba ser regis-
trada cuando el resultado de coordinación de direcciones vir-
15 tuales y reales se escribe en la tabla TLB 7; 11 muestra un
registro de información de identificación de espacio de di--
rección virtual, en que se establece la información de iden-
tificación ID, indicativa del espacio de dirección virtual,
al que corresponde el resultado de coordinación cuando el re-
20 sultado de la coordinación se registra en la tabla TLB 7 ó -
se aprecia de la misma; 12 se refiere a un registro de reten-
ción de dirección lógica, en que se retiene temporalmente -
una porción del contenido del registro 9 cuando se aprecia -
25 la tabla TLB; 13 indica un primer circuito detector de -
coincidencia, que comprueba la coincidencia de una porción -
de bits de la dirección virtual EA, leída desde la tabla TLB
con el contenido del registro de retención 12; 14 indica un

1 segundo circuito detector de coincidencia, que comprueba la -
coincidencia de la información ID de identificación leída des
de la tabla TLB 7 con la información de identificación esta-
blecida en el registro 11 cuando la primera información se -
5 lee desde la tabla TLB 7; V designa un bit indicador de vali-
dez, que indica que el resultado de coordinación de las direc-
ciones virtuales y reales registradas en la tabla TLB 7 es vá-
lida, cuando el bit indiador de validez tiene la lógica "1";
10 15 identifica un circuito AND cuya salida de la lógica "1" in-
dica que la dirección real RA correspondiente a la dirección
virtual EA establecida sobre el registro 9 de dirección vir- -
tual, existe en la tabla TLB7 (TLB HIT); 16 designa un circuí-
15 to comparador dispuesto de acuerdo con este invento, cuyo cir-
cuito comprueba si la dirección virtual EA establecida en el -
registro 9 de dirección virtual corresponde o no a las direc-
ciones en las áreas comunes A y B establecidas en el registro
virtual común CVR6; y 17 representa un circuito de modifica--
20 ción de información de identificación, que modifica la infor-
mación identificación establecida en el registro 11, es decir,
la información que designa el espacio de dirección virtual en
un modelo predeterminado cuando el circuito comparador 16 tie-
25 ne la lógica "1".

Para acceder a una memoria, cuando la unidad elabora-
dora central ejecuta el tratamiento, es necesario traducir la
dirección virtual EA en la dirección real RA. A este objeto, -
30 el primer paso es acceder a la tabla TLB7. Es decir, la direc

1 ción virtual EA, que debe ser traducida, se ajusta en el re-
gistro 9 de dirección virtual y, por ejemplo, los bits de 8 a
11 de la dirección virtual EA se retienen en el registro 12 -
de retención y, con los bits 12 a 19, se accede a la tabla -
5 TLB7 que debe ser leída. Por esta operación, la información -
de identificación ID indicadora del espacio de dirección vir-
tual a que corresponde la información previamente registrada,
es decir, el resultado de coordinación de las direcciones vir-
10 tuales y reales, y el presente resultado de coordinación, y -
el bit indicador de validez V se leen desde la dirección co-
rrespondiente de la tabla TLB7. El resultado de coordinación
es representativo de la coordinación de los bits de 8 a 11 de
15 la dirección virtual con los bits 8_Q a 10_Q de la dirección -
real. Por lo tanto, cuando los bits 8_Q a 11_Q de la dirección
virtual, así leída y el contenido del registro de retención -
12 son coincidentes entre sí, se indica que los bits 8_Q a 10_Q
de la dirección real leída corresponden a la dirección virtual
20 que debe ser traducida. Por consiguiente, el circuito 13 de-
tector de coincidencia comprueba la arriba indicada coinciden-
cia y produce una salida de la lógica "1" cuando se detecta -
la coincidencia. Además, en la traducción arriba indicada, la
25 unidad de tratamiento central establece información de identifi-
cación en el registro 11 para indicar el espacio de dirección
virtual, al que corresponde la dirección virtual ajustada en
el registro 9 de dirección virtual, y el circuito detector de

30

1 coincidencia 14 comprueba si la información de identificación
ID leída desde la tabla TLB7 y el contenido del registro 11 -
son coincidentes entre sí o no lo son y si fuesen coinciden-
tes, produce una salida de la lógica "1". Además , el bit de
5 validez y es leído desde la tabla TLB7 y se aplica al circuí-
to 15 NAND. Por lo tanto, el estado en el que el circuito 15 -
AND produce la salida de la lógica "1" implica los siguientes
hechos: (1) la coordinación de la dirección virtual correspon-
10 diente a aquella EA, ajustada en el registro 9 con la direc-
ción real existe sobre la tabla TLB7; (2) la coordinación es
válida; y (3) la coordinación corresponde al espacio de direc-
ción virtual deseado. Como resultado de esto, se genera una -
señal TLB HIT y la dirección real RA leída en este moemtno, se
15 emplea como dirección real traducida para acceder a la memo--
ria.

En este tiempo, si no se conecta el circuito 15 AND
esto implica que la coordinación de la dirección virtual de--
20 seada con la dirección real no existe en la tabla TLB7. En es-
te caso, la dirección real se extrae por la tabla de segmento
SGT y la tabla de página PT y el resultado de la coordinación
se registra en la tabla TLB7. Es decir, la dirección real ex-
25 traída se establece en el registro 10 y se registra en la ta-
bla TLB7 usando la dirección virtual EA establecida en el re-
gistro 9. Huelga decir en este caso que la información de iden-
tificación ID indica que el espacio de dirección virtual está
30 ajustado en el registro 11 y registrado en la tabla TLB7. Ade

1 más, el Bit V indicador de validez se escribe en la forma de la lógica "1".

5 En este caso, sin embargo, si la dirección virtual EA, establecida en el registro 9 está situada en la dirección dada por el contenido del registro virtual común 6, el circuí to comparador 16 produce la lógica "1" por la que la informa- ción ID de identificación, ajustada en el registro 11, se modi fica por el circuito de modificación 17, en un modelo predeter- minado y se registra en la tabla TLB7. Naturalmente, en el ca- 10 so en que la dirección virtual EA ajustada en el registro 9 no estuviese situada en el área común arriba citada, la informa- ción ID de identificación ajustada en el registro 11, se regis- 15 tra como está en la tabla TLB7.

En este estado, en el tratamiento por la unidad cen- tral de tratamiento, la dirección virtual Ea se ajusta en el " registro 9 para extraer la dirección real y se accede a la ta- 20 bla TLB7, que debe ser leída. En este tiempo, si la dirección virtual EA ajustada en el registro 9 está situada en la direc- ción dada por el contenido del registro 6 virtual común, el - circuito comparador 16 produce una salida de la lógica "1" co- mo es el caso arriba citado. Por lo tanto, en este caso tam- - 25 bién, la información de identificación ID ajustada en el regis- tro 11 se modifica por el circuito modificador 17 en un modelo predeterminado y se suministra al circuito 14 detector de coin- cidencia. En el acceso arriba indicado para lectura, se accede

1 a la tabla TLB7 con la dirección virtual Ea ajustada en el re-
gistro,9, por el que la información de identificación ID se -
aprecia desde la correspondiente dirección sobre la tabla TLB.
Huelga decir que la información ID de identificación, así leí-
5 da, es un modelo predeterminado escrito en el registro previo.
Por lo tanto, el circuito 14 detector de coincidencia procura
una salida de coincidencia, aún cuando sean diferentes los es-
pacios de dirección virtual. Es decir, el circuito 15 AND pro-
10 duce la señal TLB HIT y se considera que existe la deseada -
coordinación de las direcciones virtuales y reales en la ta-
bla TLB7 y la dirección real RA así leída, es utilizada. Esto
significa el siguiente hecho: Aún cuando sean diferentes los
15 espacios de dirección virtual, si la dirección virtual EA, -
que deba ser traducida, corresponde al área común A ó B, mos-
trada en la figura 1, se registra el resultado de coordina- -
ción en común a los espacios de dirección virtual, uno para -
cada uno de ellos. Volviendo ahora a las figuras 7A y 7B, el
20 funcionamiento del sistema de este invento se describirá a -
continuación en detalle: Las figuras 7A y 7B, muestran la ta-
bla TLB, el mecanismo de traducción de dirección y el registro
virtual común.

25 La información ID de identificación del espacio de -
dirección virtual, inscrito en cada elemento de la tabla TLB,
se administra en términos de mecanismo de maquinaria y una pi-
la de origen de tabla de segmento (a la que se hará referen-
30 cia a continuación como pila STO) retiene las direcciones de -

1 origen de tabla de segmento de espacios plurales en el TLB al mismo tiempo.

5 LA pila STO es una memoria de alta velocidad, que almacena la coordinación de la dirección conductiva de tabla de segmento de cada espacio de dirección indicado por un registro SBR de base de segmento con la información ID de identificación del mecanismo de maquinaria.

10 Al conmutar el espacio de dirección virtual por el sistema operativo, se hace referencia primeramente a la pila STO. Si la información del mismo valor que la dirección conductiva de tabla de segmento existe en la pila STO, el espacio de dirección virtual ya se registra en la pila STO de modo que la información ID de identificación de la pila STO es
15 válida. Sin embargo, en ausencia de la arriba citada información, el espacio de dirección virtual se registra de nuevo, por lo que la información de identificación ID se obtiene para el espacio de dirección virtual. Y esta información de identificación ID se almacena en un registro de identificación -
20 IDR. Así, es posible reducir notablemente la probabilidad de que el contenido de la tabla TLB resulte invalidado en cada conmutación del espacio de dirección virtual.

25 En las figuras 7A y 7B, cuando deba traducirse una dirección virtual en una dirección real, se hace referencia a la tabla TLB antes de la traducción por el uso de la tabla de segmento SGT y la tabla de página PGT.

30

1 Entonces, cuando se ha accedido a la tabla TLB con
la dirección (el número de página PGN) de los bits 12 a 19 del
registro EAR de dirección virtual, esta dirección se descodi-
fica y se selecciona alguna de, por ejemplo, 256 entradas. En
5 tal caso, se obtiene una salida TLB desde un paso Al AND sa-
tisfaciendo las condiciones de que el bit V indicador de vali-
dez, representativo de la validez de la entrada seleccionada,
que un modelo de 4 bit desde el registro IDR de identificación
10 y la información IDE de identificación en la entrada, estén rela-
cionados entre sí en un comparador CMP1 para obtener una sali-
da de coincidencia y que los bits 8 a 11 del registro EAR de
dirección virtual y la dirección virtual EA en la entrada se
15 relacionan entre sí en un comparador CMP2 para obtener una sa-
lida de coincidencia. Una entrada en la tabla TLB, selecciona-
da al mismo tiempo, se ajusta en el registro TDR de datos TLB
y por la salida TLB HIT se abre un paso, por el que la direc-
ción real RA en la entrada se ajusta en bits 8 a 19 de un re-
20 gistro RAR de dirección real y al mismo tiempo, los bits 20 a
31 del registro EAR de dirección virtual se ajustan como bits
de orden inferior del registro de dirección real RAR.

 Por otra parte, antes de que se acceda a la tabla -
25 TLB con la dirección virtual, la dirección HBA sujeta alta re-
presentada con los bits 8 a 15 del registro virtual común CVR
y la dirección (el número de segmento SGN) representado con -
los bits 8 a 15 del registro EAR de dirección virtual se com-

30

1 paran entre sí en un comparador CMP3 y, además, la dirección
sujeta inferior LBA, representada con bits 24 a 31 del regis-
tro CVR virtual común y la dirección (el segmento número SGN)
representado con bits 8 a 15 del registro EAR de dirección --
5 virtual se comparan entre sí en un comparador CMP4. Cuando -
los dos bits HV y LV indicadores de validez son "1" y se indi-
ca el área común, se produce una señal CMN indicadora común -
por la que se conmuta un circuito IDM de modificación de in--
10 formación de identificación para modificar el modelo de 4 bit
en total en "0". Es decir, de 16 modelos obtenibles con 4 bits,
se usa "0" en el caso del área común y los restantes "1" has-
ta "15" se usan para entradas de otros espacios de dirección
15 virtual.

Además, en el caso de lectura de la información de
identificación ID del área común en la entrada de la tabla -
TLB, se lee en ello el total arriba citado "0" de modo que, -
cuando ambos se comparan entre sí en el comparador CMP1, se pro-
20 duce una salida de coincidencia para obtener la dirección real
del área común.

Después cuando la entrada TLB no sea la entrada para
esta dirección virtual, no se producirá la salida TLB HIT, de
25 modo que se obtiene la dirección de página real, haciendo re-
ferencia inmediatamente a la tabla de segmento SGT con el nú-
mero de segmento SGN y el número de página PGN representado -
por lo bits de orden superior de la dirección virtual EA.

30

1 Es decir, la dirección conductiva de tabla de seg-
mento, indicada por el registro SBR de base de segmento y el
número de segmento SGN del registro de dirección virtual EAR,
se suman en un sumador de traducción de dirección dinámico de
5 nominado DAT ADDER y el resultado de la suma se establece en
un registro de dirección de tabla TAR. Entonces, la tabla de
segmento SGT, almacenada en una memoria principal MS se acce-
de con el resultado arriba citado y se usa como una dirección

10 La amplitud de los datos, leídos desde la memoria -
principal MS, es de 8-bite, y esto se ajusta en un registro -
de datos de almacenaje SDR. Puesto que son los bits de 0 a 31
(pares) y los bits 32 a 63 (impares) de los datos de las en-
15 tradas de tabla de segmento de 4-bite, se seleccionan "impa--
res" o "pares" dependiendo de si el bit 29 es "1" ó "0" y se -
abre un paso de entrada de segmento SGE para transferir los -
datos de 4 bite a un registro de entrada de tabla TER.

20 Después, se suman los bits 8 a 28 del registro de -
entrada de tabla TER y el número de página PGN, representado
por los bits 16 a 19 del registro de dirección virtual EAR en
el sumador DAT ADDER y el resultado de la suma se establece -
en el registro de dirección de tabla TAR. Y este resultado es
25 usado como una dirección para acceder a la tabla de página -
PGT en la memoria principal MS para leer desde ello una entra
da de tabla, que se ajusta en el registro de datos de almace-
naje SDR. En este caso, la amplitud de datos de la tabla de -
30 página es de 2-bite y alguno de los grupos de bits 0 a 15 y -

1 los bits 16 a 31 de alguno de los grupos de bits 32 a 47 y -
bits 47 a 62 de los bits de datos, establecidos en el regis--
tro SDR, se seleccionan dependiendo de si las posiciones de -
bit 29 a 30 son "00", "01", "10" y "11". Entonces, el paso de
5 entrada PGE se abre para transferir los datos de 2 bits en --
bits 0 a 15 del registro de entrada de tabla TER.

Los bits 0 a 11 del registro de entrada de tabla -
TER se transfieren a los bits 8 a 19 del registro de dirección
10 real RAR y al mismo tiempo, los bits de orden inferior 20 a -
31 del registro EAR de dirección virtual se transfieren, se--
gún están; a los bits de orden inferior 20 a 31 del registro
RAR de dirección real. Cuando los bits de orden inferior del
15 registro EAR de dirección virtual se establecen en algún otro
registro, se transfieren desde el mismo.

Los datos del registro de dirección real RAR se usan
como dirección real traducida para acceder a la memoria.

20 Al mismo tiempo, la coordinación de las direcciones
de página virtual y real se registran en la entrada de la ta-
bla TLB juntamente con la información de identificación ID.

En este caso, el registro TDR de datos TLB realiza
la función de leer la entrada desde la tabla TLB para ajustar
25 la entera amplitud de bite de bit como se ha descrito arriba
y al mismo tiempo también sirve para reunir datos para regis-
tro en la tabla TLB después de la traducción de dirección di-
námica. Es decir, la dirección EA virtual, la dirección real
30 RA, la información de identificación ID y el bit V indicador -

1 de validez respectivamente ajustan cuatro bits de 8 a 11 del
registro EAR de dirección virtual, doce bits 0 a 11 del re-
gistro TER de entrada de tabla, cuatro bits del registro de -
identificación IDR y "1" desde el generador en el registro -
5 TDR de datos TLB abriendo el paso enrollador de TLB de regis-
tro TLB.

Cuando la entrada, que deba registrarse en la tabla
TLB, ha sido reunida en el registro TDR de datos TLB, se abre
10 un paso TLB WRT de escritura TLB usando el ciclo de registro,
a través de cuyo paso se inscribe dicha entrada en una de las
256 entradas de la tabla TLB. Si todas las 256 entradas están
ocupadas, se elimina la entrada previa inscribiendo de nuevo
15 la entrada arriba citada. En el caso de usar dos tablas TLB -
de bloques primarios y alternativos, la entrada es inscrita -
en uno seleccionado de ellos.

Para indicar que un cierto resultado de coordinación
en la tabla TLB corresponde al área común, también es posible
20 emplear un método tal que sea exactamente el mismo que los mé-
todos ordinarios en conexión con la identificación de espacio
de dirección virtual, pero añade un bit específico para cada -
coordinación en la tabla TLB. Con este método, se añade otro
25 bit a la tabla TLB y cuando se almacena en el mismo una nueva
coordinación de dirección, si la misma corresponde al área co-
mún, el bit arriba citado se hace "1". Y donde el arriba cita-
do bit sea "1" como un resultado de la recuperación de la ta-
30 bla TLB, la salida del circuito detector de coincidencia en -

1 la fig. 5 se hace igual a "1" sin tener en cuenta el resulta-
do de esta operación detectora de coincidencia.

5 Como se ha descrito en lo precedente, de acuerdo -
con este invento, cuando el resultado de la coordinación de -
5 dirección corresponde al área común A o B, el mismo se regis-
tra en la tabla TLB en común con diferentes espacios virtuales
para utilizar por ello eficazmente la tabla TLB y fomentar, -
por lo tanto, la eficacia del sistema.

10 Resultará evidente que pueden introducirse muchas -
modificaciones y variaciones sin apartarse del alcance de los
nuevos conceptos de este invento.

15 La presente patente de invención recaerá sobre las
siguientes reivindicaciones.

-----000000-----

20

25

30

- N O T A -

La presente patente de invención comprende las siguientes reivindicaciones:

1.- Mejoras en sistemas de tratamiento de espacios de dirección virtual plural para sistemas de tratamiento de datos, que comprenden un mecanismo de traducción para traducir una dirección virtual en una dirección real y una memoria para almacenar la dirección real traducida por el mecanismo de traducción y en que, al tratar los datos, si se desea una dirección real, se almacena en la memoria, la dirección real se usa para tratamiento de datos y, si no se almacena, la dirección real deseada se obtiene con el mecanismo de traducción, caracterizadas porque el sistema de tratamiento de espacio de dirección virtual comprende: Medios indicadores de área común para indicar el alcance de un área común, en que la misma dirección virtual se traduce en la misma dirección real en cada espacio de dirección virtual y un circuito comparador para detectar si la dirección virtual, que debe ser traducida en una dirección real, está o no situada en el alcance indicado por el medio indicador de área común; porque cuando se almacena la dirección real en la memoria, si la dirección virtual correspondiente a la dirección real indicada como nueva dirección del área común, la información de identificación de área común se almacena junto con la dirección real y porque si la dirección virtual correspondiente a la dirección real se indica como una dirección de otra área distinta al área común, la

1 información de identificación de espacio de dirección virtual se almacena junto con la dirección real.

5 2.- Mejoras según la reivindicación 1, caracterizadas porque el medio indicador de área común está construido de modo que el contenido de su indicación pueda volverse a escribir de acuerdo con programas.

10 3.- Mejoras según la reivindicación 1, caracterizadas porque la información de identificación de área común es un bit específico, que se suma a un modelo de bit, usado para la información de identificación de espacio de dirección virtual.

15 4.- Mejoras según la reivindicación 1, caracterizadas porque el circuito comparador para detectar si la dirección virtual está o no situada en el área común, es un medio para comparar respectivamente una dirección de sujeción alta y una dirección de sujeción baja formando el medio indicador de área común en conexión con la parte asociada, que forma la dirección virtual.

20 5.- Mejoras según las reivindicaciones 1, 3 ó 4, caracterizadas porque cuando se detecta la dirección virtual por el circuito comparador como estando situada en el área común, medios conmutadores de un circuito modificador de información de identificación de espacio de dirección virtual se accionan para modificar el modelo de bit usado como información de identificación de espacio de dirección virtual.

30

1

6.- Mejoras en sistemas de tratamiento de espacios de dirección virtual plural para sistemas de tratamiento de datos.

5

Según se describe y reivindica en la presente memoria descriptiva y se ilustra con los planos reglamentarios - que a la misma se acompañan.

Consta la presente memoria de treinta hojas foliadas y escritas a máquina por una sola de sus caras.

10

MADRID

6 JUN. 1977

15

CAYLOR WJEB
W.P.

Fdo.: Pedro Matamoros

20

25

30

FIG. 1





FIG. 2



ESPECIALLY VARIABLE

FIG. 3




FIG. 4




FIG. 5A

HV=1 & LV=1 &
HBA≠0 & LBA≠16MB
& HBA > LBA




FIG. 5B

HV=1 & LV=1 &
HBA≠0 & LBA≠16MB
& HBA ≤ LBA




FIG. 5C

HV=1 & LV=0
& HBA=0




FIG. 5D

HV=1 & LV=1 &
HBA≠0 & LBA=16MB




FIG. 5E

HV=0 & LV=1 &
LBA=16MB




FIG. 5F

HV=1 & LV=0
& HBA≠0




FIG. 5G

HV=0 & LV=1
& LBA≠16MB





FIG. 5H

HV=0
& LV=0



ESC. ... AVAILABLE

FIG. 6




FIG. 7A




FIG. 7B

