



10	ES	11	NUMERO	10	A1
		21			
		22	FECHA DE PRESENTACION		
			30 ABR. 1977		

PATENTE DE INVENCION

Concedido el Registro en acuerdo con los datos que figuran en la presente descripción y según el contenido de la Memoria adjunta.

- 5 OCT. 1978

30	PRIORIDADES:	32	FECHA	33	PAIS
	31) NUMERO				
	683.442		4-Mayo-76		Estados Unidos

47	FECHA DE PUBLICIDAD	51	CLASIFICACION INTERNACIONAL	62	PATENTE DE LA QUE ES DIVISIONARIA
			G 06 F		

54	TITULO DE LA INVENCION
	"UN DISPOSITIVO DE ALMACENAMIENTO PARA RECIBIR UNA SEÑAL DE ENTRADA Y PROCESARLA PARA UNA SALIDA DE INFORMACION"

71	SOLICITANTE (S)
	COMBUSTION ENGINEERING, INC.

	DOMICILIO DEL SOLICITANTE
	Prospect Hill Road, 1000 WINDSOR, CONNECTICUT (Estados Unidos)

72	INVENTOR (ES)
	D. Paul HERBERT CHASSE

73	TITULAR (ES)
	COMBUSTION ENGINEERING, INC.

74	REPRESENTANTE
	M.V. DE LA TORRE

- PATENTE DE INVENCION -

que por veinte años para España, se solicita a favor de la firma: COMBUSTION ENGINEERING, INC, de nacionalidad estadounidense, domiciliada en WINDSOR-CONNECTICUT (EE.UU), Prospect Hill Road, 1000, por: "UN DISPOSITIVO DE ALMACENAMIENTO PARA RECIBIR UNA SEÑAL DE ENTRADA Y PROCESARLA PARA UNA SALIDA DE INFORMACION".

-Memoria Descriptiva-

Existen aplicaciones en las cuales una cantidad de proceso a controlar es caracterizado por cambios relativamente rápidos que no representan una información útil para el operador del proceso. En dichas aplicaciones, el operador solamente está interesado en señales de larga duración de la cantidad controlada, y los cambios rápidos solamente sirven para confundir al operador. Un ejemplo de esto es el medidor de intensidad luminosa usado en una caldera de recuperación.

La salida del medidor de intensidad luminosa es registrada en un registrador de gráfico de cinta, que puede te

ner una velocidad de aproximadamente 25,4 mm por hora, y las -
señales a ser detectadas se desarrollen en un margen de por -
ejemplo, 1 a 2 horas. Sin embargo, la salida del medidor de -
intensidad luminosa, respondiendo a variaciones en el lecho -
5 de escorias de desplazamiento, sufre oscilaciones con perío-
dos de 10 a 20 minutos. Estas oscilaciones marcan información
que causa confusiones sobre el gráfico de cinta y el uso efect
tivo de la salida de lectura del gráfico de cinta requiere -
un elevado grado de interpretación.

10 En aplicaciones de éste tipo y en otras en las cua-
les solamente interesan las variaciones a largo plazo, sería-
conveniente hacer que un filtro siguiera la salida del detec-
tor de modo que solamente se representara para el operador la
información útil. Sin embargo, los filtros para tales aplica-
15 ciones tendrían constantes de tiempo prolongadas y la realiza-
ción de funciones de transferencia de constante de tiempo pro-
longado es complicada por el hecho de que los dispositivos de
almacenamiento de energía, principalmente los condensadores -
que son exigidos para las realizaciones convencionales, están
20 sujetos a niveles de pérdidas que se vuelven significativos -
cuando se usan en circuitos de constante de tiempo prolongad-
do.

Por lo tanto, es un objeto de la presente invención
proveer un filtro que elimina las variaciones a breve plazo -
25 en la salida de una fuente de señales. Otro objeto es proveer
un aparato para usar en la realización de filtros de constan-
te de tiempo prolongado que eliminen el problema de pérdida -
encontrado en los circuitos convencionales.

De acuerdo con la presente invención, las señales -
30 analógicas son convertidas por un convertidor analógico a di-

gital disparado periódicamente cuya salida es reconvertida con
tinuamente a forma analógica. La señal analógica en la salida
al convertidor analógico a digital es por lo tanto preservada
de período a periodo con pérdida cero. Por medio de realimen-
5 tación positiva desde la salida del convertidor digital a ana-
lógico a la entrada del convertidor analógico a digital, se -
puede obtener pérdida cero a través de un número indefinido -
de periodos.

La figura 1 es un diagrama de bloques de un filtro-
10 de paso bajo que emplea la presente invención;

La figura 2 es un gráfico de la respuesta escalona-
da del filtro de la figura 1;

La figura 3 es un diagrama de bloques de un filtro-
de paso alto que emplea la presente invención;

15 La figura 4 es un gráfico de la respuesta escalona-
da del filtro de la figura 3;

La figura 5 es un diagrama esquemático simplificado
de la forma del filtro de paso bajo de la figura 1; y

20 La figura 6 es un diagrama de bloques alternativo del
filtro de la figura 5.

En la figura 1, la señal de entrada del filtro E_1 , es
multiplicada por K_1 . Esta función es representada por el ele -
mento 10. El elemento 20 realiza una función similar, multi -
plicando su entrada por K_2 . Los resultados de las operaciones
25 representadas por elementos 10 y 20 son sumados, una función-
representada por el elemento 12. El equipo (hardware) real ca-
paz de realizar las funciones de multiplicación y suma repre-
sentadas por los elementos 10, 12 y 20 es bien conocido por -
quienes practican éste arte y son comúnmente expertos, de mo-
30 do que los elementos 10, 12 y 20 representan cualesquiera cir-

cuitos que elija el experto para realizar estas funciones. No sería extraño que todas estas funciones fueran desempeñadas por un amplificador. En conjunto, los elementos 10, 12 y 20 constituyen un medio para producir una señal en su compuerta de salida igual a la suma de una primera cantidad, $K_1 E_i$, proporcional a las señales E_i , que se producen en su primera compuerta de entrada, una segunda cantidad, $K_2 E_o$, proporcional a las señales, E_o , que se producen en su segunda compuerta de entrada, y una constante, E_R . El experto con capacitación general apreciará que, si bien las líneas de señal indican solamente un terminal de salida en el circuito sumador 12, se supone que existe un terminal a un potencial común para todos los dispositivos analógicos, probablemente conectado a masa y que no se ilustra. Así, el término compuerta que generalmente significa un par de terminales, se usa en las reivindicaciones que describen estos elementos. Por supuesto, los terminales comunes no son una parte esencial de la presente invención, por lo que una modalidad de realización que no tiene sus señales con referencia a masa podría no obstante estar comprendida dentro del ámbito de la presente memoria.

El generador de impulsos 14, que es un medio para generar señales de disparo, dispara al convertidor analógico a digital 16 a intervalos regulares. A fin de dar flexibilidad el generador de impulsos 14 comúnmente será un dispositivo de periodo variable. La combinación del generador de impulsos 14 y convertidor analógico a digital 16 es un medio para mantener en su terminal de salida una representación digital de la señal que se produce en su compuerta de entrada en el más reciente de una serie de tiempos discretos. Cada vez que el convertidor analógico a digital 16 recibe una señal de disparo del ge-

nerador de impulsos 14, convierte la salida del circuito sumador 12 a una señal digital y mantiene esa señal digital en sus terminales de salida hasta que recibe la siguiente señal de disparo del generador de impulsos 14. El convertidor digital-a-analógico 18 produce continuamente en sus terminales de salida una representación analógica de la salida del convertidor-analógico a digital 16. Esta señal, que es la salida del dispositivo es realimentada a los elementos 20 y 12.

Para ilustrar el funcionamiento de este dispositivo se supone que E_1 es un paso de unidad, produciéndose el paso entre t_0 y t_1 , en donde $t_0, t_1, t_2, \dots, t_n$ son los tiempos en los cuales se producen señales de disparo sucesivas del generador de impulsos 14. Suponiendo que E_R es cero y que en t_0 la salida del convertidor digital a analógico 18 es cero, entonces cero voltios será la entrada al convertidor analógico a digital 16 y E_o tendrá un valor de cero como resultado. Entre t_0 y t_1 , E_i cambia de cero voltios a 1 voltio, y en t_1 una señal de disparo es generada por el generador de impulsos 14. Dado que la entrada de realimentación al circuito sumador 12 es cero en t_1 , la salida del circuito sumador 12 es $K_1 E_{i1}$, donde E_{in} es el valor de E_i en t_n . Este valor es convertido a forma digital por el convertidor analógico a digital 16 en t_1' . La salida del convertidor 16 es convertida inmediatamente de nuevo a forma analógica por el convertidor digital a analógico 18, y la salida E_o del filtro entre los tiempos t_1 y t_2 es igual a $K_1 E_{i1}$. En el tiempo t_2 , E_i habrá cambiado de E_{i1} a E_{i2} , de manera que las entradas al circuito sumador 12 son $K_1 E_{i2}$ y $K_1 K_2 E_{i1}$. Por lo tanto, $E_{o2} = K_1 E_{i2} + K_1 K_2 E_{i1}$. Nuestra suposición de que E_1 es una función de paso de unidad implica que la expresión para E_{o2} se simplifica a $(K_1 + K_1 K_2)$ (lv.). Repetidas apli-

caciones de este proceso demostrarán que $E_{on} = K_1(1+K_2+K_2^2+\dots+K_2^{n+1})$ (lv.).

Al acercarse al infinito, el valor de E_{on} converge para $0+K_2 < 1$:

5
$$\lim_n E_{on} = \frac{(K_1)}{(1-K_2)} \quad (lv.) \quad (1)$$

Los valores de E_{on} están trazados en la figura 2 en función de n, y se puede observar que la función es una versión de tiempo discreto de la respuesta clásica de un filtro de paso bajo de polo único a un paso de unidad.

10
$$E_o(t) = 1 - e^{-t/r} \quad (2)$$

Recordando que en la respuesta a un filtro de paso bajo de polo único a un paso de unidad la constante de tiempo es la recíproca de la pendiente inicial, podemos observar que la cantidad correspondiente a t es igual al período del impulso multiplicado por la relación del límite de E_o a la amplitud del paso de salida que se produce en t_1 , o sea

15
$$= T \cdot \frac{K_1}{1-K_2} \cdot K_1 = \frac{T}{1-K_2}, \quad (3)$$

20 en donde T es el período del generador de impulsos 14. Así, es evidente que el filtro tiene una constante de tiempo determinada por el período del generador de impulsos 14 y la ganancia representada por el elemento 20 y que el filtro tiene una ganancia que es determinada por las ganancias representadas por los elementos 10 y 20,

25 Se debe observar que el dispositivo tiene una constante de tiempo infinita cuando K_2 es unidad. Este hecho indica que, mientras el dispositivo de la presente invención encuentra su uso principal y propuesto como un filtro de salida
30 medidor de intensidad luminosa, su gama de usos potenciales -

es mucho más amplia. Con $0 < K_2 < 1$ como en el análisis anterior, el dispositivo funciona como un filtro de paso bajo. Para $K_2 = 1$, la invención es un integrador. Para $K_2 > 1$, la invención actúa como un generador de función exponencial en respuesta a un impulso de un período. Además de la función que el dispositivo puede desempeñar por sí mismo, también puede funcionar como un elemento constituyente de filtro más grandes, como podrá apreciarse un experto en el arte por el hecho de que se puede usar como un integrador.

10 Por ejemplo, si se fuera a sustituir la presente invención con $K = 1$ en lugar del integrador en realización típica de computadora analógica de filtro de paso alto, resulta el circuito de la figura 3. Siguiendo las señales en tiempo de disparo sucesivos después de un paso de unidad entre t_0 y t_1 en el método previamente empleado el resultado es una salida del filtro en el tiempo t_n dado por

$$E_{on} = (1-K)^n (lv.), \quad n \geq 1. \quad (4)$$

Como se puede observar en el gráfico de la figura 4, la salida del filtro de paso alto es una versión discreta de un decaimiento exponencial clásico, el tipo de decaimiento que caracteriza a un filtro de paso alto de polo único. Nuevamente, la constante de tiempo puede ser derivada por el método de pendiente inicial usado en la ecuación (3):

$$= T \cdot \frac{1}{K_1} \quad (5)$$

25 Se observará que el valor de K_1 se supuso que era de 0,20 en ambos gráficos. Este número fue elegido por su facilidad de presentación. Comúnmente, K_1 sería menor, dado que K_1 determina la altura de los "pasos" en el trazado, de modo que un valor relativamente pequeño de K_1 produce una respuesta relativamente pareja. No se deduce, sin embargo, que valores siempre-

30

mejorados. Una restricción práctica sobre el valor de K_1 es que un valor pequeño de K_1 da como resultado una cantidad grande de error cuantitativo. Por ejemplo, si se supone que el convertidor analógico a digital 16 de la figura 1 es una unidad de 12 bits y tiene un margen de 5 voltios, entonces tendrá una resolución de aproximadamente 1,2 milivoltios. Como resultado, a causa de que E_i es reducido por un factor de 5 por el elemento 10, se ría necesario un cambio en E_i de 6 milivoltios para poder garantizar un cambio en la salida del tamaño del filtro. En otros términos, la "zona muerta" resultante del error de cuantización es multiplicada por la recíproca de K_1 . Por consiguiente, al diseñar filtros de este tipo, es necesario efectuar un compromiso entre la suavidad o nivel parejo de la respuesta a los pasos grandes y el efecto del error de cuantización resultante del almacenamiento digital.

Como se observó previamente, el experto con práctica común en el arte tendrá a su disposición una variedad de dispositivos fácilmente disponibles que pueden ser usados como elementos del dispositivo de almacenamiento de la presente invención, y es propósito de las reivindicaciones incluir todas las realizaciones de la presente invención que incluyan estos elementos disponibles. Con éste fin, se efectúa la siguiente observación.

La invención se describe en representaciones de "caja negra" en las cuales las cajas segregan funciones de una manera que se presta fácilmente a explicación. El experto encontrará, sin embargo, que los dispositivos disponibles no separan necesariamente estas funciones en la misma manera que las representaciones en las figuras 1 y 3. Por ejemplo, una suposición tácita de los cálculos precedentes era que la combinación

de las conversiones analógicas a digital y digital a analógica resulta en una ganancia de unidad; esta suposición restringe la función de amplificación de la combinación de elementos 10, 12 y 20. Por supuesto, esta no es una característica necesaria de tales convertidores. En efecto, algunas combinaciones de dispositivos disponibles, además de resultar en ganancias no unitarias, también traduciría la entrada analógica por una tensión constante. No es propósito de la presente revelación presentar métodos de adaptar a la presente invención convertidores que se apartan de la suposición de ganancia cero, dado que tales métodos son aplicaciones directas de la especialización de diseño común. Sin embargo, la modalidad de realización de la figura 5 se ofrece como un ejemplo de un tipo de realización que queda comprendida dentro del alcance de la presente invención.

En la figura 5, el amplificador 40 y los resistores R30, R32, R34, R36 y R38 en conjunto constituyen una red que combina las funciones representadas por los elementos 10, 12 y 20 en la figura 1. El amplificador 40 es un amplificador diferencial con un potencial de tierra de referencia aplicado a su terminal "plus" a través de R30, un resistor de 720 ohms. La salida del amplificador 40 es realimentada a través de R38, un resistor de 1 kilo-ohm. E_i es aplicado al terminal negativo del amplificador 40 a través de R34, un resistor de 40 kilo-ohms. Esto da como resultado una ganancia para E_i de $-1/40$. E_o es aplicado a la entrada negativa del amplificador 40 a través de R32, un resistor de 4,2 kilo-ohms, y esto da por resultado una ganancia para E_o de $-19/80$. R36, un resistor de 6,3 kil-ohms, está conectado a una fuente de 15 voltios y está aplicado al terminal de entrada negativo del amplificador-

40, haciendo descender su salida en $2-3/8$ voltios. Como resultado, la salida del amplificador 40 es el negativo de la suma de $1/40 E_i$ más $19/80 E_o$ más $2-3/8$ voltios. Esta salida es alimentada al convertidor analógico a digital 42, que es un dispositivo de 12 bits con un margen de entrada de 0 a -5 voltios. -
5 La salida digital del convertidor analógico a digital 42 es - aplicada a los terminales de entrada del convertidor digital a analógico 44, que es un convertidor de 12 bits, con un margen de salida de -10 voltios a +10 voltios. Los convertidores 42 y
10 44 en la figura 5 corresponden a los convertidores 16 y 18 de la figura 1, respectivamente.

El dispositivo de la figura 5 contempla una señal de entrada E_i con un margen de 0 a 10 voltios y un registrador en la salida del dispositivo con un margen de entrada de -10 a +10
15 voltios. En otros términos, un estado de régimen E_i de cero - voltios debe dar como resultado una señal de salida E_o de -10- voltios a fin de hacer que el registrador marque el extremo ba jo de su margen. Cuando E_i tiene un valor de estado de régimen de +10 voltios, entonces la salida, E_o , debe ser de +10 voltios
20 a fin de hacer que el registrador marque en el extremo supe - rior de su margen. Se puede verificar que realmente ocurra es^{te} te resultado siguiente una señal de entrada a través del fil - tro.

Suponiendo que E_i está inicialmente en cero voltios-
25 la salida del amplificador 40 será el negativo de la suma de - $1/40$ de E_i , que es cero, más $19/120$ de 15 voltios, que es $2-3/8$ voltios, más $19/80$ de E_o , suponiendo que E_o es donde esperamos estar para un estado de régimen E_i de cero, tenemos un E_o de - 10 voltios, $19/80$ del cual es $-2-3/8$. Así, la salida de 40 es-
30 cero, que es la salida del amplificador 40 si nuestra suposi -

ción sobre E_o es correcta. Observamos que el convertidos analógico a digital tiene un margen de cero a -5 voltios, en lugar de -5 voltios a cero, lo, que significa que el extremo alto del margen de entrada analógica, a saber, cero, dará como resultado una representación digital en el extremo bajo del margen digital, a saber cero. Esto da como resultado una entrada-cero para el convertidor digital analógico 44, y el resultado es una salida de -10 voltios, que fué nuestra suposición. Por consiguiente, vemos que el dispositivo tiene las características propuestas de que una entrada de estado de régimen de cero dé como resultado una salida de estado de régimen de -10 voltios.

Supongamos ahora un paso de 10 voltios en E_i entre los tiempos t_0 y t_1 . Inmediatamente después de este paso y antes de t_1 , las entradas al amplificador 40 son las mismas que fueron en t_0 , con la excepción de que E_i ha aumentado en 10 voltios. Dado que el valor E_i es atenuado por un factor de 40-esto da por resultado un cambio de $1/4$ de voltio en la salida del amplificador 40, significando que en t_1 la salida del amplificador 40 es de $-1/4$ voltio. Un cambio de $1/4$ de voltio es un movimiento de $1/20$ del margen de 5 voltios del convertidor-analógico a digital 42, y su representación digital refleja este resultado en t_1 más un tiempo de conversión.

Por consiguiente, la salida del convertidor digital-a analógico 44 también cambia en $1/20$ de su margen, resultando en un E_o de -9 voltios entre t_1 y t_2 . Este cambio de 1 voltio de -10 voltios a -9 voltios es realimentado al amplificador 40 a través de R32, y $19/80$ del mismo se presenta en la salida del amplificador 40 entre t_1 y t_2 . Los impulsos sucesivos aumentan E_o hasta que ha alcanzado un valor de estado de régimen

de 10 voltios (o tan próximo a 10 voltios como el error de cuantificación lo permite). Se puede observar que +10 voltios es el valor de estado de régimen de E_0 suponiendo un E_0 de 10 voltios y un E_1 de 10 voltios. Dadas estas suposiciones, la salida del amplificador 40 es el negativo de la suma de $19/80$ de $-E_0 + 1/40$ de $E_1 + 2-3/8$ voltios. Esto da por resultado una salida de -5- voltios del amplificador 40. Esto es el extremo inferior del margen de entrada del convertidor analógico a digital 42. Por consiguiente, el convertidor 42, que tiene un margen de 0 a menos 5 voltios (en lugar de un margen de menos de 5 a 0 voltios), tiene una salida que es una representación digital del extremo superior de su margen. Esta entrada dispara una salida en el convertidor digital a analógico 44 en el extremo superior de su margen, a saber, 10 voltios, confirmando la suposición original. Por lo que antecede puede verse que el dispositivo de la figura 5 es un filtro de paso bajo con una ganancia de 2 y una constante aditiva de -10 voltios. Además, cálculos similares a los realizados previamente demuestran que el filtro tiene una constante de tiempo de 20 periodos de impulso.

No debe extrañar que el lector pueda encontrar la correspondencia entre la modalidad de realización de la figura 5 y el diagrama de bloques de la figura 1 bastante confusa. Por consiguiente, un análisis más matemático de esta operación será emprendido con la ayuda de la figura 6, una representación de diagrama de bloque de la figura 5.

Los elementos de la figura 6 funcionan de la misma manera que los elementos correspondientes de la figura 1. La única diferencia entre el diagrama es el elemento 15. El elemento 15 tiene una función similar a la combinación del elemen

tos 14, 16 y 18 de la figura 1. La diferencia consiste en que no se supone que la señal en la puerta de salida del elemento 15 inmediatamente siguiente a la señal de disparo es en general la misma que la señal que entra al elemento 15 inmediatamente antes que la señal de disparo. La señal que sale del elemento 15 es en general una constante aditiva más un factor por la señal de entrada, o sea

$$E_{on} = K_3 e_n + E_A \quad (6)$$

Se reconocerá que la modalidad de realización de la figura 1, para la cual $E_{on} = e_n$, es un caso especial de (6) en el cual $K_3 = 1$ y $E_A = 0$. Se puede demostrar que E_o tiene un valor de régimen de estado de

$$E_o = \frac{E_A + K_3 E_R}{1 - K_2 K_3}, \quad 0 < K_2 K_3 < 1, \quad (7)$$

cuando $E_i = 0$. Como cosa práctica, entonces E_R es elegido para que dé como resultado el valor de reposo de E_o . Un análisis similar al empleado en derivar (1) demuestra que una respuesta a un paso de unidad da como resultado.

$$E_{on} = K_2^n K_3^n \cdot \frac{E_A + K_3 E_R}{1 - K_2 K_3} + \sum_{m=0}^{n-1} (K_2^m K_3^m E_A + K_2^{m+1} K_3^{m+1} (lv.)) (A)$$

Al aproximarse n al infinito, el valor de E_{on} converge para $0 < K_2 K_3 < 1$:

$$\lim_{n \rightarrow \infty} E_{on} = \frac{E_A + K_3 E_R + K_1 K_3 (lv.)}{1 - K_2 K_3} \quad (8)$$

Las ecuaciones (7) y (8) y nuestra expresión para E_{on} demuestran que la respuesta de paso es una función que comienza en $\frac{E_A + K_3 E_R}{1 - K_2 K_3}$, se aproxima a $\frac{E_A + K_3 E_R}{1 - K_2 K_3} + \frac{K_1 K_3 (lv.)}{1 - K_2 K_3}$, y toma un

paso inicial de $K_1 K_3 (lv.)$, que es $(1 - K_2 K_3)$ de la distancia

entre el valor inicial y el valor aproximado. Siguiendo la lógica de la ecuación (3), esto da una constante de tiempo de

$$= T \cdot \frac{K_1 K_3}{1 - K_2 K_3} \div K_1 K_3 = \frac{T}{1 - K_1 K_3} \quad (9)$$

5 Que ésta disposición de la figura 6 realmente funciona sobre el mismo principio que la disposición de la figura 1 se puede ver redefiniendo las variables:

$$K'_1 \quad (\underline{\Delta}) K_1 K_3 \quad (10)$$

$$K'_2 \quad (\underline{\Delta}) K_2 K_3 \quad (11)$$

$$10 \quad E'_{on} \quad (\underline{\Delta}) E_{on} = \frac{E_A + K_3 E_R}{1 - K'_2} \quad (12)$$

Estas dan por resultado una nueva expresión de la respuesta de paso: $E'_{on} = K'_1 (1 + K'_2 + K'^2_2 + \dots + K'^{n-1}_2)$ y una nueva expresión de (8).

$$15 \quad \lim_{n \rightarrow \infty} E'_{on} = \frac{K'_1}{1 - K'_2} \quad (8a)$$

una ecuación que tiene gran parecido con (1), La ecuación (9) es transformada de modo similar en

$$20 \quad = T \cdot \frac{K'_1}{1 - K'_2} - \frac{K'_1}{1 - K'_2} = \frac{T}{1 - K'_2} \quad , \quad (9a)$$

Este análisis por consiguiente demuestra que el circuito de la figura 5, sigue las normas de la presente invención, a pesar del agregado de una constante por el equipo (hardware) y a pesar del hecho de que la sección de conversión analógico a digital a analógico no tiene una ganancia de unidad. También queda dentro del alcance de la presente invención aunque las funciones de los elementos 10 y 20 no se pueden separar en componentes separados. Por consiguiente, las reivindicaciones incluyen un elemento que representa cualquier combi

nación de elementos, como los elementos 10, 12 y 20 de la figura 1, que tenga una salida que es la suma ponderada de E_0 , E_1 , y una constante aditiva. Un ejemplo de tal elemento es el amplificador 40 de la figura 5 con sus resistores asociados.

5 Si bien la invención ha sido descrita en conjunto - con realizaciones específicas de la misma, es evidente que a quienes son expertos en el arte les resultarán evidentes muchas alternativas, modificaciones y variantes a la luz de la precedente descripción. Por lo tanto, se desea abarcar todas dichas
10 alternativas, modificaciones y variantes que estén comprende - das dentro del alcance de las reivindicaciones adjuntas.

REIVINDICACIONES

1ª.- Un dispositivo de almacenamiento para recibir una señal - de entrada y procesarla para una salida de información, caracterizado porque comprende; un convertidor digital a analógico,
15 con una compuerta de salida y una pluralidad de terminales de entrada, medios que tiene una compuerta de entrada para mantener una representación digital de una señal que ocurre en su puerta de entrada en el más reciente de una serie de tiempos -
20 discretos que ocurren periódicamente como una entrada a los terminales del convertidor digital a analógico, siendo por - ello la señal en la salida del convertidor digital a analógico igual a

$$K_3 e + E_A$$

25 en donde K_3 es una primera constante, e es la entrada, en el más reciente de los tiempos discretos, a los medios para mantener una representación digital y E_A es una segunda constante; y medios que tienen una compuerta de salida y compuertas de en
trada primera y segunda, estando la compuerta de salida conec-
30 tada a la compuerta de entrada de los medios para mantener una

representación digital, recibiendo la primera compuerta de entrada la entrada del dispositivo y estando conectada la segunda compuerta de entrada a la compuerta de salida del convertidor digital a analógico, para producir una señal en su compuerta de salida igual a la suma de la primera cantidad proporcional a señales que ocurren en su primera compuerta de entrada, una segunda cantidad proporcional a señales que ocurren en su segunda compuerta de entrada, y una tercera constante.

2ª.- Un dispositivo de almacenamiento, según reivindicación 1ª caracterizado porque

$$0 < K_2, K_3 < 1,$$

en donde K_2 es la relación de la segunda cantidad a la salida del convertidor digital a analógico.

3ª.- Un dispositivo de almacenamiento, según reivindicación 2ª caracterizado porque los medios para mantener una representación digital comprenden; medios para generar señales de disparo que ocurren periódicamente; y un convertidor analógico a digital que recibe las señales de disparo y tiene una compuerta que constituye la compuerta de entrada o el medio para mantener una representación digital y mantiene en los terminales de entrada del convertidor digital o analógico una representación digital de la señal analógica que ocurre en la compuerta de entrada del convertidor analógico a digital en el tiempo de la más reciente de las señales de disparo.

4ª.- Un dispositivo de almacenamiento según las reivindicaciones 1ª hasta 3ª, caracterizado porque el procesado de una señal de entrada analógica por dicho dispositivo consiste en producir una señal de error igual a la suma de una primera cantidad proporcional a la señal de entrada y una segunda cantidad proporcional a la señal de realimentación; almacenar una repre-

30


sentación digital del valor de la señal de error en el más reciente de una serie de tiempos discretos que ocurren periódicamente; y producir la señal de realimentación, generando continuamente una versión analógica de la representación digital, -
5 siendo también la representación digital una señal de salida, -
siendo por ello la señal de salida igual a

$$K_3 e + E_A'$$

en donde K_3 es una primera constante, e , es la señal de error, y E_A es una segunda constante.

- 10 5ª.- Un dispositivo de almacenamiento, según reivindicaciones 1 a 3, caracterizado porque

$$O K_2 K_3 l$$


en donde K_2 es la realización de la segunda cantidad a la señal de alimentación.

- 15 6ª.- "UN DISPOSITIVO DE ALMACENAMIENTO PARA RECIBIR UNA SEÑAL DE ENTRADA Y PROCESARLA PARA UNA SALIDA DE INFORMACION".

Consta la presente memoria descriptiva de diecisiete hojas numeradas y mecanografiadas por una sola cara a las que se le acompañan tres de planos para su mejor comprensión.

Madrid, 30 de abril de 1.977.-

M. V. DE LA TORRE
P. P.


José Pérez Collado

129




FIG. 1




FIG. 2

ESCALA VARIABLE

Madrid,

M. V. DE LA TORRE

P. P.

30 ABR. 1977

Jose Pérez Collado




FIG. 3




FIG. 4

ESCALA VARIABLE
 Madrid, 30 ABR. 1977

M. V. DE LA TORRE
 P. P.

José Pérez Collado




FIG. 5




FIG. 6

ESCALA VARIABLE
 Madrid, 30 ABR. 1977

M. V. DE LA TORRE
 P. P.

[Handwritten Signature]
 José Pérez Gollado