



19 ES	11 NUMERO 448143	10 A1
21	22 FECHA DE PRESENTACION 21.Mayo.1976	

PATENTE DE INVENCION

30 PRIORIDADES: 31 NUMERO	32 FECHA	33 PAIS
6531/75	21.Mayo.1975	SUIZA

47 FECHA DE PUBLICIDAD	51 CLASIFICACION INTERNACIONAL B66B	62 PATENTE DE L. QUE ES DIVISIONARIA
------------------------	--	--------------------------------------

64 TITULO DE LA INVENCION

"CIRCUITO DE SEGURIDAD, EN ESPECIAL PARA INSTALACIONES DE ASCENSORES"

29 MAR. 1977

71 SOLICITANTE (ES)

INVENTIO Aktiengesellschaft

DOMICILIO DEL SOLICITANTE

CH- 6052 HERGISWIL NW (Suiza)

72 INVENTOR (ES)

D. Herbert KLOPSCH; D. Klaus LOBERT y D. Dieter STAMN

73 TITULAR (ES)

INVENTIO Aktiengesellschaft

74 REPRESENTANTE

VICTOR GIL VEGA

Memoria Descriptiva

El invento se refiere a un circuito de seguridad, en especial para instalaciones de ascensores, consistente en al menos un circuito de mando dotado de dos componentes digitales de enlace, que están dispuestos en sendos canales de información discurrentes separados uno del otro, y que por el lado de entrada están unidos con transmisores de información que generan señales antivalentes, y por el lado de salida con un circuito supervisor que controla la antivalencia de las señales de salida, en forma de circuito equivalente o antivalente.

La finalidad de tales circuitos de seguridad, que se instalan teniendo en cuenta las disposiciones de las autoridades competentes, estriba en supervisar si vienen dadas las condiciones para la puesta en marcha sin peligro de la correspondiente instalación que se pretende asegurar, impidiendo dicha puesta en marcha al descubrirse defectos que pudieran originar un estado peligroso de funcionamiento.

En la construcción de ascensores, por ejemplo, existe la exigencia de que, en caso de que un defecto pueda originar con un segundo defecto un estado peligroso de funcionamiento, a más tardar en la variación de estado siguiente al curso inmediato de servicio, y en la que hubiera de colaborar el órgano funcional defectuoso, ha de tener lugar la parada de la instalación, impidiéndose que vuelva a conectarse automáticamente.

5 A este respecto no se cuenta con que el se
gundo defecto, causa de un estado peligroso de funcion
namiento, venga a sumarse antes de que como consecuenn
cia de la variación de estado, sea provocada la paran
da de la instalación.

10 Por la solicitud de patente alemana publi-
cada y examinada nº 1.537.379 ha sido dado a conocer
un circuito de seguridad, que está dotado de un blo-
que funcional de enlace con dos canales separados pan
ra las variables de conexión equivalentes y sus antin
valentes, conteniendo uno de los canales un componenn
te NAND, y el otro un componente NOR en calidad de
componentes de enlace, y estando a disposición en las
15 entradas variables de conexión antivalentes en forma
de tensiones rectangulares con frecuencia de repeti-
ción predeterminada, mientras que a las salidas de
los dos componentes de enlace está conectado un com-
ponente de supervisión, que es consultado por medio
de señales de test. Como componente supervisor se em-
20 plea un amplificador electrónico de mando, cuya ten-
sión de alimentación se toma de las salidas de los
dos componentes de enlace. En un perfeccionamiento de
este circuito de seguridad, los componentes de super-
visión asignados a los bloques funcionales de enlace
25 forman una conexión en serie, en la que en cada caso
la salida de un componente de supervisión está unida
con la entrada del siguiente componente de supervisión,

estando conectada el primer componente de supervisión de la conexión en serie una fuente de señales de test, y al último componente de supervisión, un grupo constructivo que controla sus señales de salida, comparán
5 dolas con las señales de test.

El inconveniente de este circuito de seguridad radica especialmente en que al aparecer dos defectos en el bloque funcional de enlace, por ejemplo, sendos defectos en los dos componentes de enlace, o
10 un componente de enlace defectuoso y un estado de señales de las entradas de los componentes de enlace que origine la equivalencia de las señales de salida, puede existir asimismo antivalencia de las señales de salida. Si los dos defectos se presentan uno tras otro
15 en el tiempo, pueden ser tenidos en cuenta por las señales de test partientes de la fuente de señales de test, y que se suceden en el tiempo. Ahora bien, si los dos defectos aparecen al mismo tiempo, no es posible que sean reconocidos por el componente de supervi
20 sión.

Por la solicitud de patente alemana publicada y examinada nº 1.055.782 se conoce por otra parte un dispositivo de seguridad para ascensores accionados por vía eléctrica, en el que como dispositivo -
25 explorador de una zona que haya de ser asegurada, por ejemplo, dentro del hueco de la puerta de una cabina de ascensor, hallan aplicación una o varias barreras

de luz consistentes en fuentes de luz y células fotoeléctricas, con los relés correspondientes. Este dispositivo está caracterizado especialmente por el hecho de que el circuito de mando que conecta el accionamiento del ascensor conduce a través de un dispositivo de control montado delante del contactor automático del motor y consistente en una conexión en serie del contacto de un relé de prueba y de los contactos de los relés de las células fotoeléctricas, dispositivo que controla de tal modo al dispositivo explorador, que desconecta brevemente las fuentes de luz, y únicamente establece la unión con el contactor automático del motor cuando, al ser desconectadas las fuentes de luz, vuelven al reposo los relés asignados a las células fotoeléctricas.

En este dispositivo de seguridad para ascensores resulta por lo tanto que, una vez dada una orden de marcha, y antes de que ésta sea cumplimentada, se supervisa el funcionamiento correcto de los elementos de conexión simulando para ello un defecto que impidiera la marcha.

Ahora bien, este dispositivo de seguridad adolece del inconveniente de que al fallar el relé de prueba, o bien al quedar pegado uno de sus contactos, ya no puede el dispositivo explorador ser ensayado con relación a su capacidad de funcionamiento, de modo que pueden llegar a repercutir los inconvenientes inheren-

tes a las barreras de luz, tales como envejecimiento de las lámparas, averías en los amplificadores, adherencia de los relés, etcétera. La presencia a un mismo tiempo de dos defectos origina por lo tanto un estado peligroso de servicio, del que no se percibe el circuito de seguridad.

El invento se ha propuesto crear un circuito de seguridad, que aprecie dos defectos existentes en el preciso momento del proceso de control, o bien que se presenten al mismo tiempo y que originen un estado peligroso de servicio, y que impida su repercusión.

De acuerdo con el invento se resuelve este problema, por el hecho de que el componente de enlace del lado de salida del circuito de supervisión, unido con una línea de mando para la desconexión de la instalación al existir equivalencia, está constituido, de la manera en sí conocida, exclusivamente por diodos, y porque los componentes de enlace del lado de entrada del circuito de supervisión y los componentes de enlace controlados están unidos con un circuito de prueba que, al ser puesta en marcha la instalación o respectivamente parte de la instalación, conecta sucesivamente a los dos componentes de enlace controlados una señal de prueba, que simula un defecto, y porque en la línea de mando destinada a desconectar la instalación está intercalado un elemento temporizador con retardo de -

conexión.

En los dibujos adjuntos ha sido representado un ejemplo de realización del invento, que a continuación será explicado con más detalle, mostrando:

5 La figura 1, el esquema de conexiones de un circuito de mando del circuito de seguridad destinado a una instalación de ascensores, y

la figura 2, el esquema de conexiones del circuito de seguridad, con varios circuitos de mando.

10 En la figura 1 ha sido designado con SK 1 un circuito de mando de un circuito de seguridad, que está dotado de dos transmisores de información G 11 y G 12 asignados, por ejemplo, a la puerta de una cabina de ascensor. El transmisor de información G 11 está unido, a través de un canal de información IK 11,
15 con una de las entradas de un componente digital de enlace V 11 dotado de dos entradas, por ejemplo, un componente AND, mientras que el transmisor de información G 12 está conectado, a través de un canal de información IK 12, a una de las entradas de un componen
20 te digital de enlace V 12 dotado de dos entradas, por ejemplo, un componente OR. A las salidas de los componentes AND y OR designados con V 11 y V 12 respectivamente, está conectado un circuito de supervisión US 1,
25 que consiste en un componente NOR designado con V 13, y un componente AND designado con V 14, dotados cada uno de ellos de dos entradas, unidas con las salidas

de los componentes AND y respectivamente OR, designados con V 11 y V 12. Las salidas del componente NOR y del componente AND designados con V 13 y V 14, están unidas, a través de sendos diodos D 11, D 12, con una línea de mando StL y un circuito de prueba PS 1. El circuito de prueba PS 1 consiste en un componente AND dotado de tres entradas, y otro dotado de dos entradas, designados con V 15 y V 16 respectivamente; en una memoria SP 12 provista de dos entradas y dos salidas; en una memoria SP 12 dotada de dos entradas y una salida, y en un componente NAND V 17, dotado de dos entradas. A este respecto están las entradas del componente AND V 15 unidas con la salida del componente NOR V 13, de la línea de mando StL y de una línea de prueba PRL, y las entradas del componente AND V 16, con la salida del componente AND V 14 y de la línea de mando StL. Las salidas de los componentes AND V 15 y V 16 están conectadas a las entradas "e 1", "e 2" de la memoria SP 11, cuya salida "a 1" está unida con la entrada "e 1" de la memoria SP 12 y, a través de un conductor LSi 2, con una entrada del componente OR V 12. Las salidas "a 2" y respectivamente "a 1" de las memorias SP 11 y respectivamente SP 12 están unidas con las dos entradas del componente NAND V 17.

En la figura 2 designan las referencias SK 1, US 1, PS 1, V 11, V 12, V 13, V 14, V 15, V 16, SP 11, SP 12, V 17, D 11, D 12, IK 11, IK 12, LSi 1, LSi 2,

LSi 3, LQ 1, LQ 2, PrL y StL las mismas partes que en la figura 1. Con SK 2, SK 3 y SK 4 han sido designados circuitos de mando del circuito de seguridad, que con el circuito de mando SK 1 forman una conexión en serie, siendo idénticos los circuitos de supervisión US 1, US 2, US 3 y US 4 de los circuitos de mando SK 1, SK 2, SK 3, y SK 4, así como los circuitos de prueba PS 1, PS 2 y PS 3 de los circuitos de mando SK 1, SK 2 y SK 3. SK 2 está asignado, por ejemplo, a las puertas de la caja de una instalación de ascensor, mientras que SK 3 desempeña una misión cualquiera de control, no descrita en detalle, del circuito de seguridad de una instalación de ascensores. En el circuito de mando SK 4 están reunidas las informaciones de los circuitos de mando SK 1 a SK 3, formando una información resultante. Los circuitos de mando están conectados en serie, de tal modo que en cada caso la salida del componente NAND V 17, V 27, V 37 de un circuito de mando precedentes están unidos a través de conductores LSi 3, LSi 5, LSi 7, con una entrada del componente digital de enlace V 21, V 31, V 41 del circuito de mando siguiente. Las salidas "a 1" de las memorias SP 21, SP 31, SP 41 de los circuitos de mando SK 2, SK 3, SK 4 están unidas, a través de conductores LQ 2, LQ 3, LQ 4, con las entradas "e 2" de las memorias SP 12, SP 22, SP 32 de los circuitos de mando precedentes SK 1, SK 2, SK 3.

Una memoria SP 0 dispuesta fuera de los circuitos de mando, dotada de dos entradas y una salida, está unida por la entrada "e 1" con un conductor LSi 0 unido con el mando de la instalación, y por la entrada "e 2", a través de un conductor LQ 1, con la salida "a 1" de la memoria SP 11 (figura 1), mientras que su salida "a 1" está acoplada, a través de un conductor LSi 1 en el que está dispuesto un componente NOT VO, a la entrada segunda del componente digital de enlace V 11 (figura 1).

La entrada "e 1" de la memoria SP 42 del circuito de prueba PS 4 está unida, a través de un conductor LSi 0', con el conductor LSi 0, y su salida "a 1" está conectada a una de las salidas de un componente OR V 47 dotado de dos entradas. La salida del componente OR V 47 está unida con la línea de prueba PrL y con una línea de bloqueo SpL, que está unida con el mando de la instalación. La entrada "e 2" de la memoria SP 42 está unida con la salida "a 1" de la memoria SP 41 y la segunda entrada del componente OR V 47. Un elemento temporizador ZG con retardo de conexión, dispuesto fuera de los circuitos de mando, está conectado por el lado de entrada a la línea de mando StL, y por el lado de salida, al mando de la instalación.

Los canales de información IK 11/12, IK 21/22 e IK 31/32 de los circuitos de mando SK 1, SK 2 y SK 3

están conectados a las entradas de los componentes digitales de enlace del circuito de mando SK 4, cuyas salidas están unidas, por un lado, con las entradas del circuito de supervisión US 4 y, por otro lado, a través de los canales de información IK 41/42, con el mando de la instalación.

El circuito de seguridad descrito anteriormente trabaja de la manera siguiente:

10 Estando parada la cabina del ascensor y cerrada la puerta de la misma, el transmisor de información G 11 transmite una señal 1 al componente AND V 11, y el transmisor de información G 12, una señal 0 al componente OR V 12. A través del conductor LSi 0 (figura 2) llega una señal 0 a la entrada "e 1" de la memoria SP 0, cuya salida "a 1" presenta asimismo la señal 0. El componente NOT VO dispuesto en el conductor LSi 1 niega dicha señal, de modo que en la entrada correspondiente del componente AND V 11 aparece una señal 1, con lo que su salida presenta la señal 1. Por consiguiente presentan las salidas del componente NOR V 13 20 y del componente AND V 15 la señal 0, con lo que se energiza la memoria SP 11, llegando a través del conductor LSi 2 una señal 0 a la entrada correspondiente del componente OR V 12, cuya salida, y por consiguiente también la salida del componente AND V 14, presentan la señal 0. La línea de mando StL conduce por lo tanto una señal 0 definida como "instalación no desconectada",

mientras que los canales de información IK 11/12 a la salida de los componentes V 11/12 presentan señales antivalentes. Si la antivalencia está perturbada, conduce la línea de mando StL una señal 1 que desconecta la instalación. Ahora bien, si la perturbación es tan solo de poca duración, por ejemplo, una breve superposición de las señales de los transmisores de información, impide el elemento temporizador ZG la desconexión de la instalación.

Los circuitos de mando SK 2, SK 3, SK 4, trabajan de manera análoga a la del circuito de mando SK 1, siendo en cada caso el número de entradas de los componentes digitales de enlace V 21/22, V 31/32, V 41/42 correspondiente al número de informaciones que han de ser tratadas, y llegando a través de los conductores LSi 3/4, LSi 5/6, LSi 7/8, análogos a los conductores LSi 1/2 del circuito de mando Sk 1 que conducen a los componentes V 11/12, señales 1 y respectivamente 0 a las entradas correspondientes de los componentes V 21/22, V 31/32, V 41/42.

Como las entradas "e 1" de las memorias SP 41, SP 42 presentan la señal 0, existe en sus salidas "a 1", así como en la salida del componente NOR V 47, asimismo una señal 0. La línea de prueba PrL y la línea de bloqueo SpL conducen por lo tanto una señal de prueba 0 y respectivamente una señal 0 definida como "desbloqueo de la marcha".

Si los circuitos de mando funcionan de manera irreprochable, también los canales de información IK 41/42 que conducen al mando de la instalación y - que señalizan la liberación de la marcha, presentan
5 asimismo antivalencia de las señales.

La iniciación de una marcha origina que, poco antes de cerrarse las puertas, el mando de la instalación transmita una señal 1 al conductor LSi 0, a efectos de prueba del circuito de seguridad. Esta se
10 ñal provoca la energización de las memorias SP 42 y SP 0. A continuación aparece en la salida del componente DR V 47 una señal 1, que mientras dura el proceso de prueba bloquea la marcha a través de la línea de bloqueo SpL, y es introducida a través de la línea
15 de prueba PrL en los circuitos de mando SK 1 a SK 4. En la salida "a 1" de la memoria SP 0 aparece asimismo una señal 1 que, a través del conductor LSi 1 y del componente NOT V0, llega como señal 0 a la entrada co
20 rrespondiente del componente AND V 11. Con ello presentan las salidas del componente AND V 11 y del componente NOR V 13 la señal 0 y respectivamente 1, y en las tres entradas del componente AND V 15 existe la se
25 ñal 1. El diodo 12 impide al mismo tiempo que también en las dos entradas del componente AND V 16 exista la señal 1. A continuación se energiza la memoria SP 11, de modo que una señal 1 desenergiza por un lado a través del conductor LQ 1 la memoria SP 0 y, por otro la

do, llega a través del conductor LSi 2 a la entrada correspondiente del componente OR V 12. Debido a ello presenta la salida de éste la señal 1, y también la salida del componente AND V 14, puesto que entretanto, y debido a la reposición de la memoria SP 0, existe en la salida del componente AND V 11 la señal 1. Esto tiene como consecuencia que sea desenergizada la memoria SP 11, y que en su salida "a 2" aparezca una señal 1, impidiendo el diodo D 11 que vuelva a ser energizada de nuevo. Como en la salida "a 1" de la memoria SP 12 existe asimismo una señal 1, resulta que la señal 1 existente en la salida del componente NAND V 17 se transforma en una señal 0. Esta señal 0 es transmitida a través del conductor LSi 3 al circuito de mando SK 2, en el entonces se desarrollan los mismos procesos que en el circuito de mando SK 1.

Después de energizada la memoria SP 41 en el circuito de mando SK 4, se desenergiza la memoria SP 42 y, a través del conductor LQ 4, la memoria SP 32 en el circuito de mando SK 3. Al mismo tiempo cambian las señales 1 y respectivamente 0 existentes en las dos entradas del componente OR V 47, que se transforman en 0 y respectivamente 1, de modo que las condiciones PrL y SpL siguen presentando la señal 1 lo mismo que antes. Hasta que no se ha desenergizado la memoria SP 41, no tiene la salida del componente OR V 47 la señal 0, con lo que queda finalizado el proceso de

prueba y se levanta el bloqueo de la marcha.

Al presentarse defectos, el circuito de seguridad trabaja de la manera siguiente:

Supóngase que los dos componentes digitales de enlace V 11, V 12 del circuito de mando SK 1 están averiados en el momento de iniciarse la marcha, pudiendo haberse producido las averías sucesiva o simultáneamente. Las entradas de los componentes V 11, V 12 unidas con los transmisores de información G 11, G 12 presentan, por ejemplo, las señales 0 y respectivamente 1. A través del conductor LSi 1 llega una señal de prueba 0 a la segunda entrada del componente AND V 11, con lo que su salida debiera presentar asimismo la señal 1. Como la segunda entrada del componente OR V 12 presenta la señal 0, es su salida "1"; ahora bien, debido al defecto supuesto también aquí, es "0". En la salida del componente NOR V 13 existe por consiguiente una señal 0, con la que no se puede energizar la memoria SP 11, no llegando a través del conductor LSi 2 ninguna señal 1 al componente OR V 12. Como la salida del componente AND V 14 y la salida "a 2" de la memoria SP 11 presentan sendas señales 0, no se produce en la salida del componente NAND V 17 ninguna variación del estado de señal, de modo que a través del conductor LSi 3 no es transmitida una señal de prueba al circuito de mando SK 2. Por consiguiente no llega tampoco una señal de prueba a través del

conductor LSi 7 al circuito de mando SK 4, de modo que no se desenergizan las memorias SP 41, SP 42, siguiendo la línea Spl conduciendo la señal 1, que origina el bloqueo de la marcha.

5 Supóngase asimismo que el diodo D 12 del circuito de mando SK 1 esté averiado, siendo la avería de tal naturaleza, que no puede fluir corriente en el sentido de paso, ni tampoco en el sentido de bloqueo. Si en el transcurso del proceso de prueba
10 presentan entonces las entradas de los componentes V 13, V 14 las señales 1, aparece en la salida del componente NOR V 13 la señal 0, y en la salida del componente AND V 14, la señal 1. En las dos entradas del componente AND V 16 existen por lo tanto las señales 0 y 1, de modo que su salida presenta la señal 0. Por consiguiente no se puede desenergizar la memoria SP 11, con lo que en la salida del componente NAND
15 V 17 no se produce variación de señal. La señal de prueba no es por lo tanto retransmitida, de modo que
20 la línea Spl sigue conduciendo la señal 1 que origina el bloqueo de la marcha.

 Como otro ejemplo supóngase que los dos componentes digitales de enlace V 23, V 24 del circuito de supervisión US 2 del circuito de mando SK 2 estén
25 averiados en el momento de la iniciación de la marcha, pudiendo haberse producido las averías sucesiva o simultáneamente. Las entradas de los componentes V 21,

V 22 unidas con los transmisores de información de las puertas de la caja del ascensor, que no han sido representados, presentan las señales 1 y respectivamente 0 al estar cerradas dichas puertas. A través del conductor LSi 3, y después de probado el circuito de mando SK 1 no averiado, que está asignado a las puertas de la cabina del ascensor, llega entonces una señal de prueba 0 a la entrada correspondiente del componente AND V 21, con lo que su salida presenta la señal 0. Como a través de la línea LSi 4 no ha llegado todavía ningún impulso de prueba a la entrada correspondiente del componente OR V 22, también la salida de éste presenta la señal 0. Con ello es "1" la salida del componente NOR V 23, y "0" la salida del componente AND V 24. La avería supuesta va a ser considerada de tal naturaleza, que las señales complementarias aparecen en las salidas. Por consiguiente no pueden energizarse las memorias SP 21 y SP 22 conectadas a través del componente AND V 25, y la entrada del componente NAND V 27 unida con la salida "a 23" de la memoria SP 22 sigue presentando la señal 0 lo mismo que antes. En su entrada no se produce por lo tanto ninguna variación de señal, de modo que no se transmite la señal de prueba. Por consiguiente no pueden ser desenergizadas las memorias SP 41, SP 42 del circuito de mando SK 4, con lo que la línea Spl sigue conduciendo la señal 1 que provoca el bloqueo de la marcha.

El invento no está limitado al ejemplo de realización representado, sino comprende también las posibles variantes de realización. Así, por ejemplo, se pueden emplear para los dos componentes digitales de enlace de entrada V 11, V 12, en vez de un componente AND y un componente OR, un componente NOR y otro AND, y para los dos componentes de enlace V 13, V 14 del circuito de supervisión US 1, en lugar de un componente NOR y otro AND, un componente OR y otro NAND. También, por ejemplo, puede todo el circuito estar realizado en técnica NOR o lógica MOS, con mosfets autoblocantes. Asimismo no es el circuito de seguridad propuesto aplicable tan solo en instalaciones de ascensores, sino también para otras instalaciones que deban ser protegidas, tales como, por ejemplo, instalaciones de seguridad de ferrocarriles.

Los materiales, forma, tamaño y disposición de los elementos serán susceptibles de variación, siempre que ello no suponga una alteración en la esencialidad del invento.

Los términos en que se ha redactado esta memoria deberán ser tomados siempre en sentido amplio, no limitativo.

REIVINDICACIONES

Se reivindica como de propia y nueva invención, a favor de INVENTIO, A.G., con domicilio en CH-6052 HERGISWIL NW (Suiza) lo especificado en las siguientes reivindicaciones:

5

1.- Circuito de seguridad, en especial para instalaciones de ascensores, consistente en al menos un circuito de mando dotado de dos componentes digitales de enlace, que están dispuestos en sendos canales de información discurrentes separados uno del otro, y que por el lado de entrada están unidos con transmisores de información que generan señales anti-valentes, y por el lado de salida con un circuito de supervisión que controla la antivalencia de las señales de salida, en forma de circuito equivalente o antivalente, caracterizado porque el componente de enlace del lado de salida del circuito de supervisión, unido con una línea de mando para la desconexión de la instalación al existir equivalencia, está constituido, de la manera en sí conocida, exclusivamente por diodos, y porque los componentes de enlace del lado de entrada del circuito de supervisión y los componentes de enlace controlados están unidos con un circuito de prueba que, al ser puesta en marcha la instalación, conecta sucesivamente a los dos componentes de enlace controlados una señal de prueba, que simula un defecto, y porque en la línea de mando destinada a desconectar la

10

15

20

25

instalación está intercalado un elemento temporizador con retardo de conexión.

5 2.- Circuito de seguridad, en especial para instalaciones de ascensores, de acuerdo con la rei
vindicación 1, caracterizado porque los dos componentes
de enlace controlados consisten en un componentes AND y otro OR, y porque los dos componentes de enlace del lado de entrada del circuito de supervisión consisten en un componente NOR y otro AND.

10 3.- Circuito de seguridad, en especial para instalaciones de ascensores, de acuerdo con las rei
vindicaciones 1 y 2, caracterizado porque el circuito de prueba consiste en un componente AND dotado de dos entradas, una memoria dotada de dos entradas y dos sa
15 lidas, una memoria dotada de dos entradas y una salida, y un componente digital de enlace dotado de dos
entradas, estando las entradas del componente NAND -
unidas con la salida del componente NOR de la línea de mando y de una línea de prueba que, durante el pro
20 ceso de prueba, conduce una señal 1 que bloquea la -
marcha, mientras que las entradas del componente AND están unidas con la salida del otro componente AND y
con la línea de mando, y porque las salidas de los dos componentes AND están conectadas a las entradas de la
25 primera memoria, cuya salida está unida con la entrada de la segunda memoria, y, a través de un conductor, con una entrada del componente de enlace controlado si

5 tuado en el segundo canal de información, y cuya salida está unida con una entrada del componente digital de enlace, estando la salida de la segunda memoria conectada a la segunda entrada de dicho componente digital de enlace.

10 4.- Circuito de seguridad, en especial para instalaciones de ascensores, de acuerdo con las reivindicaciones 1 a 3, caracterizado porque existe otra memoria que, al ser puesta en marcha la instalación que ha de ser protegida, se energiza mediante una señal 1 alimentada a través de un conductor, memoria que está dotada de dos entradas y una salida, y que está dispuesta fuera del circuito de mando, estando un conductor, que se halla conectado a su salida y que transmite una señal 0 que se presenta al ser energizada la memoria, unido con una entrada del componente de enlace controlado situado en el primer canal de información, y estando un conductor, que está conectado a la salida de la primera memoria y que transmite una señal 1 que aparece en la salida de la memoria al ser energizada por la señal 0 alimentada a través del otro conductor, unido con la salida de la otra memoria a efectos de su desenergizado, y porque mediante la señal 1 se energiza la segunda memoria, mientras que la primera memoria se desenergiza a través de un conductor, provocándose en la salida del componente digital de enlace una variación de señal.

15

20

25

5.- Circuito de seguridad, en especial pa
ra instalaciones de ascensores, de acuerdo con las
reivindicaciones 1 a 3, caracterizado porque existen
varios circuitos de mando conectados en serie, estan
do la salida del componente digital de enlace de un
5 circuito de mando unido a través de un conductor con
una entrada del componente digital de enlace del cir
cuito de mando siguiente, mientras que la salida de
la memoria primera de cada caso está unida con la en
10 trada de la memoria segunda de cada caso del circui
to de mando precedente, a efectos de desenergizarla
a través de un conductor.

6.- Circuito de seguridad, en especial pa
ra instalaciones de ascensores, de acuerdo con las
reivindicaciones 1 a 5, caracterizado porque la entra
15 da de la segunda memoria del circuito de prueba del
último circuito de mando de varios circuitos de mando
conectados en serie, está unida, a través de un con
ductor que conduce una señal 1 que energica la segun
20 da memoria al ser puesta en marcha la instalación,
con otro conductor, mientras que su salida está conec
tada a una de las entradas de un componente OR dotado
de dos entradas, y cuya salida, que presenta una señal
1 que bloquea la marcha mientras dura el proceso de
prueba, está unida con la línea de prueba y con una lí
25 nea de bloqueo, y porque la salida de la primera memo
ria del circuito de prueba está conectada a la segunda

5 entrada de la segunda memoria y a la segunda entrada del componente OR, existiendo después del paso de la señal 1 generada en la salida de la primera memoria, y después de desenergizadas las dos memorias, una se
ñal 0 en la salida del componente OR, señal que levanta el bloqueo de la instalación y que origina la terminación del proceso de prueba.

7.- "CIRCUITO DE SEGURIDAD, EN ESPECIAL PARA INSTALACIONES DE ASCENSORES".

10 Tal y como se deja descrito en la memoria precedente, que consta de veintitrés hojas mecanografiadas por una sola de sus caras y planos de forma y tamaño reglamentarios.

Madrid, 21 de Mayo de 1976

15

P. A. de INVENTIO, S.G.

Victor Gil/Vega:





Fig.1



ESCALA VARIABLE
Madrid, 21 de Mayo de 1.976






Fig. 2

ESCALA VARIABLE
MADRID, 21 de Mayo de 1.976
VICTOR GIL VEGA
proy.

Fig.2



POOR
QUALITY



ESCALA VARIABLE
MADRID; 21 de Mayo de 1.976
VICTOR GIL VEGA
per...

POOR
QUALITY