

Inn.
H04M

CONCEDIDA

16 MAR. 1977

MEMORIA DESCRIPTIVA PARA SOLICITAR PATENTE DE IN-
VENCION EN ESPAÑA POR: "UN MODEM DIGITAL QUE UTI-
LIZA MODULACION DELTA CONTINUAMENTE VARIABLE", A
NOMBRE DE STANDARD ELECTRICA. S.A.. CON DOMICILIO
EN MADRID, CALLE DE RAMIREZ DE PRADO. Nº 5.

El presente invento se refiere a un modem digital que utiliza modulación delta continuamente variable y adaptado para digitizar las señales de voz en un sistema telefónico. En la dirección analógica a digital (A/D), una
5 señal de entrada analógica se convierte en una salida digital, indicando la condición lógica de salida la dirección del cambio en amplitud a partir de la última entrada de señal. El impulso de señal que indica cambio po
sitivo o la ausencia de impulso que indica cambio negativo
10 pasa a un registrador de conversión para la transmisión

**POOR
QUALITY**

de la primera señal de impulso y el almacenaje de varios bits. Un cuadripolo de realimentación recibe los bits del impulso desde el registrador de conversión, y los bits se convierten en una señal sumada para su resolución en una señal simulada o reconstruida que es la señal de entrada que se comprueba. Para la dirección de recepción ó D/A se utiliza un circuito algo similar e inverso para reconstruir una señal analógica a partir de los bits de datos recibidos.

10 El presente invento comprende una mejora del codificador-decodificador mostrado en la Patente Canadiense 935.581 de E. Pinede presentada el 10/10/73.

En esta técnica, es generalmente conocida la modulación delta de pendiente continuamente variable. Por ejemplo, la anterior Patente Canadiense muestra un codificador en dónde las señales de voz alimentan la entrada CVSD, que da paso a las señales en el margen de frecuencia vocal. Un comparador, que puede ser en la práctica un amplificador diferencial, compara la señal de frecuencia vocal con una aproximación digital de esta señal. La salida del comparador se puertea a través de una puerta de muestra controlada. La muestra se almacena en un registrador de conversión de tres bits, formando un código que responde a la amplitud de la muestra de voz. Se activa una puerta exclusiva-OR cuando están presentes tres bits simultáneamente en el registrador de conversión. La salida de la puerta exclusiva-OR se hace pasar por un filtro silábico de paso bajo y se aplica a un modulador de amplitud de impulso (PAM). La muestra PAM se integra y se vuelve a enviar al comparador para proporcionar la aproximación

15
20
25
30

digital para fines de comparación.

El presente invento comprende un modulador delta de pendiente continuamente variable y mejorado para su utilización en la codificación y decodificación de señales de frecuencia vocal para su transmisión dentro de un sistema telefónico. Existe una combinación de modificador-demodificador (modem) en cada circuito de línea y en los circuitos de enlace donde han de ser transmitidas señales analógicas.

En cada porción del modem, las señales son realimentadas en una aproximación de la señal de entrada analógica. La salida del cuadripolo de realimentación se retrasa en tiempo respecto a la señal de entrada durante un intervalo. La señal retrasada está siempre en un nivel de amplitud diferente del de la señal de entrada de tal manera que la comparación indicará siempre una diferencia de amplitud.

Un objetivo del presente invento es por lo tanto proporcionar un modulador mejorado para codificar y decodificar las frecuencias vocales.

Otro objetivo del invento es proporcionar un modulador mejorado que produzca señales delta de pendiente continuamente variable (CVSD) basado en las entradas de frecuencia vocal.

Otro objetivo del invento es proporcionar un modificador/demodificador CVSD mejorado en el que las señales de entrada se comparan con señales retrasadas y simuladas que son siempre diferentes en amplitud para proporcionar un cambio de salida en cada comparación de señal.

Otros objetivos, características y ventajas del

invento aparecerán en la descripción que sigue y los dibujos que se acompañan.

El dibujo es un diagrama esquemático en forma de bloque que corresponde al invento.

5 Las señales analógicas entran al modulador a través de los terminales 12 desde una estación de abonado semejante, y pasan a través del híbrido 14 al amplificador de transmisión 16. Las señales se amplifican y pasan a un filtro 18 diseñado para dar paso a las señales en la
10 banda de frecuencia vocal, tal como de 300 Hz a 3,4 KHz. Las señales que pasan por el filtro pasan luego a la entrada negativa del comparador 30. Las señales que pasan por el filtro son de forma senoidal o analógica, como se muestra en la caja 32.

15 El comparador 30 examina la señal de entrada analógica frente a una señal reconstruida a partir del decodificador de realimentación. Si la señal de entrada analógica es mayor que la del decodificador de realimentación, el comparador producirá un lógico de señal de salida
20 "1". Si la señal de entrada analógica es menor que la del decodificador de realimentación, el comparador producirá un lógico de salida "0". De esta manera, la salida del comparador será una serie de unos y ceros dependiendo de la amplitud relativa de las dos señales de entrada.

25 A partir del comparador, la señal digital resultante (indicada en la caja 34) se envía a la entrada de un registrador de conversión de cinco-bits 40. El registrador de conversión se temporiza 44,000 veces por segundo por una entrada de reloj sobre el terminal 42
30 que da un periodo de reloj de aproximadamente 20 micro-

ségundos. En cada impulso de reloj, se cambia un nuevo bit en el registrador.

La primera salida desde el registrador de conversión pasa a través de un inversor 50 al terminal de salida 52 para su transmisión como señal digital por una línea u otro sistema.

Las cinco salidas desde el registrador 40 a un circuito de atenuación en escalera, apropiado 56 mostrado en forma de bloque, que provoca la carga de un circuito integrador 60 a una tensión proporcional al número de unos y ceros presentes a la entrada de la escalera. La salida del integrador se aplica a las entradas positiva y negativa de un amplificador operacional 62.

El estado de la primera salida del registrador de conversión de cinco bits determina que entrada del amplificador operacional 62 será activada durante un período de tiempo determinado. Si la primera salida (último bit del comparador) es un "1", que indica que la señal de la línea de entrada 12 tiene una amplitud mayor que la señal del decodificador de realimentación, la entrada positiva del amplificador operacional 62 será activada. Esto hace que aumente el nivel de salida del amplificador, en un esfuerzo para adaptar la amplitud de la señal de la línea de entrada 12. Contrariamente, si la primera salida del registrador de conversión es cero, será activado el lado negativo del amplificador operacional, provocando una oscilación negativa en la salida. Así la salida del amplificador 62 cambiará en amplitud bien hacia arriba o hacia abajo.

La entrada negativa del amplificador operacional

62 se activa a través de un conmutador transistor 70 que proporciona la primera señal del registrador de conversión 40 al amplificador 62. La entrada positiva del amplificador se activa alimentando la primera salida del registrador de conversión a través de la salida del inversor 50 y el conmutador transistor 72 a la entrada positiva del amplificador. De esta manera, la salida del amplificador operacional se determina por dos factores. La amplitud de la salida está determinada por la carga relativa en el integrador 60 y el aspecto positivo o negativo de la señal de salida está determinado por la última salida del comparador. Si la última señal de salida del comparador era un "1", que indicaba que la señal de entrada analógica era mayor que la señal reconstruida, la salida del amplificador operacional será positiva. La salida del amplificador 62 será negativa si al última salida del comparador era un cero. Así, la salida del amplificador indicará un cambio de condición de la señal analógica.

En la señal de salida del amplificador 62 existe una serie de impulsos positivos o negativos en serie como se muestra por un círculo 80 que siguen a la curva de carga del integrador 60 en la entrada al amplificador 62. Tienen lugar cambios de forma regulares en la forma de onda cuando la salida cambia de positivo a negativo. Esta aproximación de la señal a dos hilos pasa a través de un segundo integrador 82 que actúa como un filtro paso bajo que suaviza considerablemente los puntos de transición. El segundo integrador 82 da paso a la señal reconstruida a través de un buffer 84 que mejora la forma de onda aún más a la que se muestra por el círculo 86. El buffer envía entonces

la señal reconstruida a la entrada positiva del comparador.

Ya que el comparador mira tanto a la señal analógica de entrada del terminal 12 como a la señal reconstruida del cuadripolo de realimentación, la señal de realimentación está siempre 20 microsegundos por detrás de la entrada las dos señales nunca serán iguales. Repitiendo, cada impulso de reloj provoca una indicación de cambio, bien hacia arriba o hacia abajo, de tal manera que cada indicación sucesiva del cuadripolo de realimentación será diferente en amplitud a la señal de entrada anterior. Esta condición proporciona al comparador una diferencia en los niveles de amplitud en todo momento. Una serie de salidas "1" indican una subida continua en el nivel y una serie de "0" indican una disminución. Así, los cambios en la salida de "1" a "0" indican no solamente cambios en amplitud sino también en la frecuencia.

En cuanto se refiere al decodificador, el lado receptor del CVSD funciona de la misma manera. Las señales digitales se reciben a través del terminal 112 temporizadas a través de un registrador de conversión de cinco-bits 140, a través de un ladder (escalera) 156, un integrador 160, un amplificador operacional 162 un segundo integrador 182 y un buffer 184, de la misma manera que el circuito de realimentación del lado transmisor. Se utilizan circuitos adicionales después del buffer (registro intermedio) para suavizar aún más la señal y amplificarla al nivel deseado.

Desde el buffer de recepción 184, la señal entra a un filtro paso banda 118 de 300 Hz a 3,4 KHz que arregla por completo las irregularidades en la señal analógica reconstruida. A este filtro le sigue un amplificador 116

para la coordinación de nivel. La señal analógica de salida pasa a través de un híbrido 14 al terminal 12 hacia la línea de abonado o enlace, como se ha indicado.

5 El presente invento corresponde a una solicitud de patente formulada en Estados Unidos el día 21 de Octubre de 1974 señalada con el número 516.252 y se acoge, por lo tanto a los beneficios que otorgan los convenios internacionales vigentes.

-----NOTA-----

10 Los puntos de invención propia y nueva que se presentan para que sean objeto de esta patente de veinte años son los siguientes:

15 1.-Un modem digital que utiliza modulación delta constinualmente variable, para señales de voz, que incluye un comparador para comparar las señales analógicas de entrada con las señales reconstruidas, para producir una salida digital, elementos para reconstruir las señales de dicho comparador y que incluyen elementos para cambiar la amplitud de cada señal reconstruida sucesiva a partir
20 de una señal que la precede en un intervalo de tiempo predeterminado. Dicha señal reconstruida se deriva de una señal analógica, elementos para retrasar el paso de una señal reconstruida en dicho intervalo de tiempo predeterminado para proporcionar una diferencia en amplitud entre
25 cada señal reconstruida y la señal analógica con la que se está comparando.

30 2.- Un modem, según el punto 1, en dónde dichos elementos de reconstrucción incluyen un registro de conversión de bits para almacenar las señales de salida digitales sucesivas desde el comparador, y elementos para

transmitir como señales digitales de salida el primer bit que se recibe durante un ciclo de funcionamiento de bit del registrador.

5 3.-Un modem según el punto 1 el cual intercambia señales digitales variables continuamente en modulación delta comprendiendo elementos para recibir una serie de señales analógicas, elementos de comparación para comparar algunas de las señales recibidas con señales analógicas reconstruidas desde un cuadripolo de realimentación, dichas señales
10 recibidas difieren en amplitud de las señales reconstruidas en los elementos de comparación para producir una salida digital binaria para su transmisión a un demodulador, cada una representativa de la dirección de la diferencia de señal.
15 un registro de conversión de bit para recibir y almacenar la salida de bit de dicha serie y para transmitir dichos bits en paralelo al cuadripolo de realimentación, un cuadripolo convertidor paralelo-serie para sumar y controlar dichas señales a fin de producir las señales reconstruidas para la comparación de una señal reconstruida con una señal
20 recibida y producir la salida digital binaria, y elementos para transmitir los bits serie, cada uno de ellos representativo de una diferencia entre una de las señales recibidas y las señales reconstruidas, un demodulador para recibir dicha salida digital binaria, un registrador de
25 conversión para producir la conversión serie-paralelo de los bits, elementos para reconstruir una señal analógica a partir de la salida de dicha conversión paralelo a la salida del demodulador.

30 4.- Un modem digital que utiliza modulación delta continuamente variable.

Tal y como se ha descrito en la memoria que antecede, representado en los dibujos que se acompañan y a los fines especificados.

Esta memoria consta de diez hojas escritas por una sola cara.

Madrid, 21 OCT. 1975




M. G. Santamaria
M. G. SANTAMARIA
VICE-SECRETARIO GENERAL

Hoje tuica

STANDARD ELECTRICA, S. A.

21 OCT. 1975



M. G. Santamaria
M. G. SANTAMARIA
VICE-SECRETARIO GENERAL