

441845

P.- 61.512

Dtp/WR/52870/

IM 3740

-2 DIC. 1976

CONCEDIDA

MEMORIA DESCRIPTIVA

Int. Cl. H04Q 11/04

para solicitar PATENTE DE INVENCION por 20 años

A nombre de TELEFONAKTIEBOLAGET L M ERICSSON

entidad sueca

establecida en 126 25 Estocolmo, Suecia

por: "UNA CENTRAL DE MODULACION DE IMPULSOS CODIFICADOS  
(PCM) PARA TRANSMITIR PALABRAS EN PCM"

11.2.76

- 1 -

BAD ORIGINAL

El presente invento se refiere a un método para la transmisión de palabras en modulación de impulsos codificados (PCM) por medio de disposiciones de memoria que están asociadas cada una con una conexión PCM y están incluidas en una central de modulación PCM que conmuta las palabras PCM procedentes de canales entrantes en enlaces entrantes a canales de salida en enlaces de salida por intermedio de una línea general colectora dispuesta como conexión común de transmisión simultánea por conmutación de tiempo, siendo transferidas las palabras PCM sobre dichos enlaces en intervalos selectores de enlace y sobre dicha línea colectora en intervalos selectores de líneas colectoras, y almacenando dichas disposiciones de memoria, por una parte, las palabras PCM antes y después de ser conmutadas, y, por otra parte, información de conmutación concerniente a los canales que cooperan en los enlaces entrantes y salientes, respectivamente. El invento se refiere además a una central para ejecutar el método.

Se obtiene un sistema de modulación PCM de transmisión simultánea por división de tiempo si sobre cada uno de  $n$  enlaces son transferidas  $q$  señales de información analógica estando asignada cada señal de información a un intervalo selector de enlace con longitud  $T_1$  dentro de un período  $F$  de encuadre. En sistemas normaliza-

dos  $F = 125 \mu s$  y  $q = 32$  canales de información, es decir  
Tl  $\approx 4 \mu s$ . Durante cada intervalo selector la ampli-  
tud de la respectiva señal analógica está indicada en for-  
ma codificada por una palabra PCM, por ejemplo mediante  
5 ocho impulsos en serie cada uno de los cuales indica un  
estado binario por medio de una polaridad negativa o po-  
sitiva. Se deduce que los impulsos en serie son transfe-  
ridos con intervalos de  $0,5 \mu s$ , es decir, con una frecuen-  
cia de repetición de impulsos de 2 MHz. En un sistema  
10 síncrono existe coincidencia total para los encuadres e  
intervalos selectores e impulsos, respectivamente, de to-  
dos los enlaces.

Una central de transmisión simultánea di-  
gital por división de tiempo tiene la tarea de conmutar  
15 una señal entrante en un canal  $za$  durante el intervalo  
 $tla$  selector de enlace sobre un enlace  $Ia$  de modo que la  
señal es transmitida como salida sobre un enlace  $Ib$  en un  
canal  $zb$  durante el intervalo  $tlb$  selector de enlace.  
Típicamente, sucede que a la conmutación de espacio (cam-  
20 bio del enlace  $Ia$  al enlace  $Ib$ ) sigue una conmutación de  
tiempo (del intervalo  $tla$  selector de tiempo al intervalo  
 $tlb$  selector de tiempo).

Es conocido, por ejemplo por la Patente  
sueca 351.541 el modo de llevar a cabo la conmutación de  
25 tiempo por medio de disposiciones de memoria. En relación

con esto se utilizan memorias de palabras con el fin de almacenar las palabras moduladas en PCM durante el tiempo comprendido entre los intervalos tla y tlb selectores. Cada una de las memorias de palabras que están asociadas con un enlace ha de ser suficientemente grandes para almacenar todas las palabras PCM contenidas en un encuadre, y comprende consiguientemente para sistemas normalizados 32 grupos de a 8 elementos de memoria. Como en una misma memoria las operaciones de escritura nunca han de estar en conflicto con las operaciones de lectura de acuerdo con el sistema normalizado anterior (incluso para el caso de conmutación tla = tlb), se obtiene una demanda de tiempos de acceso de 0,25  $\mu$ s, correspondientes a una frecuencia base de repetición de impulsos fa = 4 MHz, estando controladas las operaciones, por ejemplo, de modo que las lecturas y escrituras se producen durante la primera y segunda mitades de los intervalos selectores, respectivamente. Las operaciones de direccionamiento de las memorias de palabras para leer y escribir son controladas por medio de una disposición de exploración cíclica y por medio de un descodificador que está alimentado con índices za, zb de canal leídos cíclicamente de una memoria de índice, como se describirá aquí posteriormente.

Aún cuando la conmutación de tiempo se continuará de este modo completamente sin disposiciones ex-

tosas de conmutación de transmisión simultánea del tipo de puertas, un paso de conmutación de espacio de una central PCM comprende matrices de puertas que son activadas por medio de señales de control obtenidas de una unidad de control, originando la sincronización de la central frecuentemente grandes problemas. En dicha Patente Sueca 351.541 se describe una central que comprende un paso de conmutación de espacio dispuesto entre dos pasos de conmutación de tiempo (principio de tiempo-espacio-tiempo). Mediante las dos conmutaciones de tiempo ejecutadas en dichos dos pasos de tiempo puede hacerse la conmutación de espacio completamente independiente de dichos intervalos t<sub>la</sub> y t<sub>lb</sub> selectores de tiempo de entrada y salida, respectivamente. Incluso esto se describirá posteriormente.

Además, se describe, por ejemplo, en la publicación "Colloque International de Commutation Electronique, Paris 1966" por el artículo "Switching, synchronizing and signalling in PCM Exchanges" de W. Neu y A. Kündig, cómo se evita dicha conmutación de espacio si la conmutación de tiempo está combinada de tal modo con un cambio de formación de transmisión simultánea, tal que todos los  $r = n.q$  canales del sistema están asociados solamente con una conexión común de transmisión simultánea de tiempo, designada posteriormente línea colectora, de modo que cada información está asignada a un intervalo

selector de línea selectora con una longitud  $T_2 = t_1/n$ . Incluso si se supone que las señales son transferidas por medio de impulsos en paralelo sobre dicha línea colectora que consiste, de acuerdo con el ejemplo normalizado, en ocho líneas paralelas, se obtiene, por ejemplo, para  $n = 1000$  enlaces una frecuencia base de repetición de impulsos  $f_b = 1000 \cdot 4/8 = 500$  MHz, de acuerdo con lo anterior. Como ninguna de las memorias conocidas actualmente funciona con tiempos de acceso de 2 ns, tales sistemas que tienen solamente conmutación de tiempo han estado limitados hasta ahora por centrales PCM relativamente pequeñas.

La meta del presente invento es reducir la demanda impuesta sobre los tiempos de acceso en memorias de índices y de palabras, aun cuando se conservan las ventajas asociadas a un sistema sin conmutación de espacio, y conseguir que dichos tiempos de acceso sean independientes del número de enlaces del sistema de tránsito PCM. El invento está caracterizado como se pone de manifiesto por las partes caracterizantes de las reivindicaciones y se explicará por medio de las figuras 1 a 3 anexas, de las cuales las figuras 1 y 2 representan principios diferentes de conmutación-tiempo-tiempo utilizando una línea colectora y la figura 3 representa, como diagrama de tiempo, las relaciones entre trenes de impulsos que son pro-

ducidos por un generador de señales de tiempo dispuesto de acuerdo con la figura 2.

5                   Con el fin de conseguir una compresión más fácil del invento está representado en la figura 1 el principio de conmutación que utiliza una línea IHW general que conecta la salida de lectura de una memoria Wa de palabra de entrada a la entrada de escritura de una memoria Wb de palabra de salida. Almacenando transitoriamente las palabras PCM en dichas memorias Wa y Wb por medio de una memoria Ia de índice de entrada y una memoria Ib de índice de salida, se obtiene para cada palabra PCM transferida una conmutación de tiempo de entrada y de salida. Como en un sistema de tiempo-espacio-tiempo, gracias a las dos conmutaciones de tiempo, puede escogerse un intervalo selector de línea general fijado opcionalmente por medio de un número x de índice de tiempo para la transferencia sobre la línea IHW general, como se explicará ahora con más detalle en relación con la descripción de las figuras 1 y 2 y de los símbolos utilizados.

10  
15  
20                   Las entradas de escritura en dicha memoria Wa de palabra de entrada están conectadas a los enlaces Lal a Lan. Sobre cada enlace con transferidas las palabras 1 a 32 moduladas en PCM dentro de un período de encuadre cada una de cuyas palabras está escrita en un grupo de elementos de memoria asignado. En la figura 1,

los símbolos 1.01 ...1.32 indican palabras PCM almacenadas transitoriamente que han sido transferidas por intermedio del enlace Lal. La asignación del respectivo grupo de elementos de memoria se efectúa por medio de disposiciones LRS de exploración de baja velocidad y funcionamiento lento, indicando los símbolos de exploración que se inicia la exploración cíclicamente mediante impulsos ff de sincronismo de encuadre y es avanzada por impulsos fl de temporización en sincronismo con los intervalos selectores de enlace. En la figura 1 no se ha tenido en consideración si el sistema de conmutación utiliza transferencia en serie o en paralelo de palabras PCM. Un direccionamiento en serie de los elementos de los grupos de elementos de memoria exige, por ejemplo, una disposición de exploración adicional que se inicia por los impulsos de temporización en sincronismo con los intervalos selectores de enlace y es incrementada por los impulsos en serie, mientras que una transferencia en paralelo significa que los elementos de un grupo son direccionados simultáneamente, por ejemplo, para escribir las palabras PCM transferidas sobre las líneas en paralelo.

De acuerdo con la figura 1, son leídas cada una de las memorias Ia e Ib de índice por medio de una disposición HRS de exploración de alta velocidad que funciona rápidamente y se supone que cada memoria de índice

comprende  $32 \times n$  grupos de elementos de memoria. La exploración cíclica rápida se inicia por impulsos  $f_1$  de temporización de encuadre y es incrementada por impulsos  $f_2$  de temporización en sincronismo con los intervalos selectores de línea general de modo que cada grupo de elementos de los índices  $z_a, z_b$  de canal de almacenamiento en memoria de índice es leído durante el intervalo selector de línea general con longitud  $T_2$ . Las salidas de lectura de las memorias de índice están conectadas a descodificadores IDECa e IDECb de índices de entrada y salida que descodifican los índices de canal y activan un grupo de elementos indicado por el índice de canal respectivo en la memoria  $W_a$  de palabra de entrada para lectura y en la memoria  $W_b$  de palabra de salida para escritura, respectivamente. Es preferible utilizar transferencia en paralelo para los índices de canal que comprenden varios signos binarios, como se indica en la figura 1. No están representadas disposiciones, por ejemplo, líneas de retardo, con el fin de compensar posiblemente desplazamientos en tiempo, cuando se supone que la transferencia y descodificación de los índices no influyen en el sincronismo de encuadre requerido en direccionamientos de escritura y lectura de las memorias de palabras. En el intervalo selector de línea general con número  $x$  de índices de tiempos de acuerdo con la figura 1, es transferido el índice

160 de canal al descodificador IDECa de índice de entrada y es transferido el índice 1 de canal al descodificador IDECb de índice de salida. El índice 160 activa en la memoria Wa de palabra de entrada para lectura el grupo de elementos que contiene la palabra 5.32 codificada en PCM que es transferida consiguientemente en serie o en paralelo sobre la línea general IHW en el intervalo selector de línea general con número x de índice de tiempo. El índice 1 activa en la memoria Wb de palabra de salida para escritura el grupo de elementos cuya palabra modulada en PCM, en este caso 5.32, es transferida al tener lugar la lectura de la memoria Wb de palabra en el primer intervalo selector de enlace sobre el enlace Lbl de salida.

De este modo, por medio de dos índices de canal, es conmutada una señal de información que es recibida en un intervalo selector de enlace arbitrario sobre un enlace entrante arbitrario, a un intervalo selector de enlace arbitrario sobre un enlace saliente arbitrario, con lo cual obviamente no importa el índice x de tiempo que se escoge para la transferencia sobre la línea general. Una conmutación sin congestión requiere, como se ha supuesto anteriormente, que haya para cada señal de información al menos un intervalo selector de línea general. Una conmutación sin fallo requiere, como se ha mencionado en la

introducción pero que en atención a una mayor claridad no se representa en la figura 1, que las operaciones de escritura y lectura en un mismo grupo de elementos de memoria no se interfirieran nunca, Se asegura una certidumbre contra tal interferencia, por ejemplo, porque un conmutador escoge cada índice  $x$  de tiempo de modo que el intervalo selector de línea general en cuestión no cae dentro de los intervalos  $t_{1a}$  y  $t_{1b}$  selectores de enlace para los canales de entrada y salida, respectivamente, que han de ser conmutados. Mediante tal regla excepcional no se requiere la antes mencionada división de los intervalos selectores de línea general en mitades de escritura y lectura, respectivamente. Sin embargo, la regla adoptada origina una congestión de conmutación si se dispone sobre la línea general una formación múltiple con solamente  $r = n \cdot q$  canales. Pero nada más entrar en otras medidas de reducción de congestión por lo demás conocidas, para resumir, ha de establecerse que la exigencia sobre los tiempos de acceso de las disposiciones de memoria no se reducen esencialmente debido a una conmutación de tiempo repetido de acuerdo con la figura 1 y que son adecuados solamente para centrales relativamente pequeñas los principios de conmutación descritos hasta ahora sin pasos de conmutación de espacio.

25

La figura 2 representa un sistema de conmutación

tación de acuerdo con el invento propuesto para centra-  
les mayores, en cuyo sistema todas las disposiciones de  
memoria están incluidas en una parte LRP de baja veloci-  
dad. Solamente están representadas las disposiciones de  
5 memoria que cooperan con uno de los enlaces La de entra-  
da y con uno de los enlaces Ib de salida con el fin de  
transferir palabras PCM respectivas a y desde una parte  
HRP de alta velocidad que comprende, además de la línea  
IHW general, disposiciones Sa y Sb de via de entrada y  
10 vía de salida.

Se llevan a cabo dos conmutaciones de tiempo  
descentralizado, cada una de las cuales concierne a su  
enlace, y puede mencionarse de antemano que es válida al  
menos una regla excepcional para la selección de un in-  
15 tervalo selector de línea general, de modo que aparece el  
riesgo de congestión. El riesgo de congestión puede como  
siempre ser impedido disponiendo sobre la línea general  
una formación de transmisión simultánea con  $s > n \cdot q$   
canales, con lo cual se tiene sobre dicha parte de alta  
20 velocidad una demanda ciertamente elevada pero con lo  
cual la demanda de tiempo de acceso que se tiene sobre la  
parte de baja velocidad no resulta influida, como se pon-  
drá de manifiesto por la siguiente descripción. Por con-  
siguiente, solamente los tiempos de acceso de la parte  
25 de alta velocidad limitan la capacidad de conmutación de

la central, y se supone que la formación de transmisión simultánea rápida está escogida de modo que la parte de alta velocidad funciona fiablemente.

5 El que los tiempos de acceso de la parte de baja velocidad no estén incluidos por el tamaño central, es decir por el número  $n$  de enlaces, se consigue mediante dicha descentralización asociando cada enlace con su memoria y disposiciones de vías de entrada y salida, y controlando cada conmutación de tiempo por medio de un número  
10  $Y$  de fase y por medio de dos números de índice que comprenden un número  $z$  de índice de canal y un número  $z$  de índice de tiempo. Las disposiciones de memoria comprenden memorias  $W_a$ ,  $W_b$ ,  $I_a$ ,  $I_b$  de palabras y de índices para almacenar las palabras moduladas en PCM y dichos números de índice. Por medio de transmisión en paralelo son  
15 leídos los números  $z$  de índice de canal a un descodificador IDECa, IDECb de índice asociado con la respectiva memoria de palabras y los números  $x$  de índice de tiempo son leídos a un contador TCa, TCb de tiempo asociado con el  
20 respectivo enlace. Los grupos de elementos de las memorias de palabra son direccionados por medio de dichos descodificadores de índice y por medio de disposiciones LRS de exploración de baja velocidad totalmente de acuerdo con el modo descrito en relación con la figura 1. Por el  
25 contrario, las memorias de índice son leídas de acuerdo

con la figura 2 por medio de disposiciones PHRS de exploración de régimen de fase incrementadas paso por paso, y la línea IIIW general lo es a través de registros Ra, Rb de memoria intermedia cada uno de los cuales está asociado con su enlace conectado a las memorias Wa, Wb de palabra. Como se explicará aquí mediante un ejemplo de conmutación, es controlado por medio de dichos contadores de tiempo el tiempo que están almacenadas las palabras PCM antes y después, respectivamente, de ser transferidas sobre la línea general en los registros intermedios los cuales están incluidos en las disposiciones Sa, Sb de vias de entrada y salida de la parte de alta velocidad del mismo modo que lo están los contadores de tiempo. Un número x de índice de tiempo determina aquí cuál de los intervalos selectores de línea general dentro de la fase en cuestión es utilizado para la transferencia sobre la línea general. Es norma general que la descentralización de la central no necesita comprender que las memorias de palabras e índices sean controladas por medio de cada una de sus propias disposiciones de exploración respectivas además de que un número de memorias del mismo tipo puedan ser controladas por una disposición común de exploración. Se escoge la variante que proporciona el mejor estado de sincronismo.

25

Entre los intervalos selectores de enlace

con longitud T1, los intervalos selectores de línea general con longitud T2, las fases con longitud PH utilizadas para incrementar las disposiciones PHRS de exploración de las memorias de índice y la longitud F de los períodos de encuadre existen las siguientes relaciones que se consiguen por medio de un generador TG de temporización de sincronismo y que están representadas por el diagrama de tiempos de la figura 3:  $T1 = F/q$  y  $T2 = F/s$ , siendo q y s el número de canales sobre cada uno de los enlaces y sobre la línea general, respectivamente. Si se supone que una fase tiene una longitud de tiempo  $PH = F/m$ , debido a la regla de repetición, m ha de ser un número entero y debe ser  $m \geq q$  ya que de otro modo no hay tiempo para que, por ejemplo, las palabras PCM almacenadas en una memoria de palabra de entrada sean leídas totalmente dentro de un encuadre. Un dimensionamiento con  $m = s$  conduciría a un principio de conmutación correspondiente al representado en la figura 1. El dimensionamiento dentro de los límites  $q \leq m \leq s$  debe cumplir, sin embargo, la ecuación  $s = m \cdot k$ , siendo k un número entero, es decir, que una fase comprenda k intervalos selectores de línea general. Para la ecuación  $m = c \cdot q$  no se requiere, sin embargo, que c sea un número entero. Si el tamaño de la central, como se ha mencionado anteriormente, está indicado por medio del número n correspondiente a la cantidad de enlaces en-

trantes y salientes, la selección  $s > n \cdot q$  así como la selección  $m > q$  contribuyen a reducir el riesgo de congestión que se impone sobre la regla insertada por medio de la velocidad de incremento de las disposiciones de exploración de índice, de que los grupos de elementos de la memoria de palabra sean direccionados por medio de descodificación del índice de canal solamente una vez durante una fase. El cálculo de probabilidades muestra que con  $c = 2$  y para  $r = n \cdot q$  canales de línea general, ya se consigue un riesgo de congestión prácticamente inexistente. Adecuadamente se escoge el número  $m$  entero de modo que se consiguen accesos fiables en las disposiciones de memoria.

En la figura 2 no está representado cómo un computador u otra disposición selecciona los antes mencionados números de índice de tiempo y fases en cuestión con el fin de conseguir una conexión entre un canal PCM de entrada y uno de salida, ni como son direccionadas las memorias de índice para una escritura sin perturbaciones de números de índice de canal y de tiempo, porque esto no afecta al invento. Sin embargo, ha de mencionarse que se evita una interferencia de escritura-lectura en las memorias de índice del modo más simple controlando las operaciones con un desplazamiento mutuo de tiempo de aproximadamente la mitad de un período de encuadre.

Se evita una interferencia de lectura-escritura en las memorias de palabra por ejemplo si el computador controla la asignación de fase de modo que sean exclusivas las fases comprendidas dentro de intervalos t1a y t1b selectores de enlace respectivos. Tal regla para asignación de fase, sin embargo, lleva consigo el riesgo de congestión. Otro modo indicado por la figura 3 es que en las memorias de palabras se permite en general la escritura solamente en una primera mitad y se permite la lectura solamente en la segunda mitad de las fases.

Como ejemplo de conmutación, se supone en las figuras 2 y 3 que con períodos  $F = 125 \mu s$  de encuadre,  $q = 2^5 = 32$  canales de enlace,  $m = 2^6 = 64$  fases por período de encuadre y con  $s = 2^{13} = 8192$  canales de línea general, se evita la interferencia escritura-lectura en las memorias  $W_a, W_b$  de palabras por medio de impulsos de orden de escritura y lectura obtenidos en salidas  $\phi 1$  y  $\phi 2$  del generador TG de temporización. Además se supone que sobre el enlace  $I_a$  de entrada es conmutado el canal que está determinado por medio del número  $z_a = 6$  de índice de canal a un canal determinado por medio de un índice  $z_b$  arbitrario sobre el enlace  $I_b$  de salida y que el computador para esta conexión ha seleccionado las fases determinadas por medio de los números  $y = 11$  e  $y = 12$  de fase y el intervalo selector de línea general con la

longitud T2 determinado por medio del número  $x = 125$  de índice de tiempo dentro de dicha fase con el número  $y = 11$  de fase.

5 El generador TG de temporización de sincronismo está excitado por un oscilador no representado para  $8000 \cdot 8192 = 65536000$  Hz, Por medio de esta frecuencia básica y debido a divisiones de frecuencia y desplazamiento de tiempo conocidos per se sobre las salidas del generador de temporización se obtienen, de acuerdo con  
10 la figura 3, los siguientes trenes de impulsos: en la salida  $\emptyset$  se obtienen impulsos de sincronización en sincronismo con la frecuencia base para controlar los contadores TCa, TCb de tiempo de la parte de alta velocidad, Sobre la salida  $\emptyset F$  se obtienen impulsos de encuadre por  
15 medio de una división  $1 : 2^{13}$  de la frecuencia base. Se llega a que el intervalo selector de enlace que está definido por medio del índice  $z = 6$  de canal comprende los impulsos de frecuencia base indicados por las cifras 1281 a 1536 de los cuales, de acuerdo con la figura 3, se uti-  
20 lizan los impulsos 1283 y 1343 para producir, por medio de desplazamiento de tiempo, sobre la salida  $\emptyset 1$  los impulsos de orden de escritura para la memoria de palabra de entrada y los impulsos de orden de lectura para la memoria de palabra de salida. Además se deduce que los  
25 impulsos determinados por medio de dichos números  $y = 11$

e y = 12 de fase comprenden los impulsos 1281 a 1408 y los impulsos 1409 a 1536 de los cuales los impulsos 1347 a 1407 y los impulsos 1475 a 1535 son utilizados con el fin de producir por medio de desplazamientos de tiempo, sobre la salida  $\phi$  2 los impulsos de orden de lectura para las memorias Ia, Ib de índices, y de los cuales los impulsos 1406 y 1534 sobre la salida  $\phi$  3 son utilizados como señales de fase de la parte de alta velocidad.

En el ejemplo de conmutación supuesto, consiguientemente la escritura en el grupo de elementos de memoria de entrada definido por medio del índice za = 6 de canal finaliza la última en el impulso 1343. Dentro de dicha fase con el número y = 11 de fase en el impulso 1347 se inician las operaciones de lectura de las memorias Ia e Ib de índice, lo cual conduce a que se establezca acceso al grupo de elementos de memoria determinado por medio de za = 6 mediante el descodificador IDECa para lectura, y a que en el impulso 1406 de señal de fase sea transferida la respectiva palabra modulada en PCM a través de una puerta WGa de palabra al registro Ra intermedio de entrada y el número x = 125 de índice de tiempo por intermedio de las puertas IGa, IGb de índice a los contadores TCa, TCb de tiempo de entrada y salida. De acuerdo con la figura 2 los contadores de tiempo consisten en contadores que cuentan en sentido descendente que

reciben como valores iniciales los números  $1 \leq x \leq 127$   
de índice de tiempo. La operación de cómputo descendente  
está controlada por medio de impulsos recibidos desde  
las puertas C G de control cuyos impulsos consisten, ex-  
cepto para dichos impulsos de señal de fase, en los impul-  
5 sos de frecuencia base. En coincidencia con la puesta a  
cero alcanzada debido al cómputo descendente los contado-  
res emiten impulsos de activación para las puertas SGa,  
SGb de vías de entrada y salida asociadas con el respec-  
10 tivo enlace y conectadas a la línea general IHW. En con-  
secuencia, se efectúa un desplazamiento de tiempo por me-  
dio de los contadores de tiempo. De acuerdo con el ejem-  
plo de conmutación, el impulso 1406 de señal de fase es  
desplazado en 125 impulsos de frecuencia base de modo que  
15 dichas puertas de vías de entrada y salida están activa-  
das durante el impulso 1531. La puerta SGa de vía de en-  
trada tiene su entrada de información conectada a la sa-  
lida del registro Ra intermedio de entrada y la puerta SGb de  
de vía de salida tiene su salida conectada a la entrada  
20 del registro Rb intermedio de salida de modo que la res-  
pectiva palabra PCM es transferida en el intervalo selec-  
tor de línea general definido por medio del impulso 1531  
desde el registro intermedio de entrada al registro inter-  
medio de salida. En el intermedio, en la memoria Ib de  
25 índice de salida dentro de dicha fase definida por medio

del número  $y = 12$  de fase en el impulso 1475 ha comenzado la operación de lectura debido a lo cual es activado para escritura por medio del descodificador IDECb de índices el grupo de elementos de memoria determinado por medio del índice  $z_b$  de canal y dispuesto en la memoria  $W_b$  de palabra de salida. Para la conmutación de salida la respectiva palabra PCM es transferida durante el impulso 1534 de señal de fase desde el registro  $R_b$  intermedio a través de una puerta  $WGb$  de palabra a la memoria  $W_b$  de palabra, en la cual es almacenada la palabra PCM y desde la cual es leída la palabra PCM por medio de una disposición IRS de exploración de baja velocidad durante el intervalo selector de enlace que está asignado al índice  $z_b$  de canal.

En el ejemplo anteriormente descrito el tiempo mínimo de conmutación del sistema se obtiene con  $z_b = 7$ . En otro ejemplo de conmutación con  $z_a = z_b = 6$  en combinación con los números  $y = 10$  e  $y = 11$  de fase se obtiene el tiempo máximo de conmutación del sistema cuyo tiempo máximo, debido a las dos conmutaciones de tiempo, constituye dos períodos de encuadre, de acuerdo con sistemas conocidos de conmutación de tiempo-espacio-tiempo.

El invento ha sido descrito aquí anteriormente por medio de una aplicación a una central que com-

prende n enlaces de entrada y salida con q canales de información. Sin embargo, es obvio que el invento se refiere también a una central que comprende na enlaces de entrada con qa canales y nb enlaces de salida con qb canales. Además de la conmutación de espacio y tiempo se consigue así un cambio de la formación de transmisión simultánea, es decir desde el intervalo qa al intervalo qb selectores de enlace dentro de un período de encuadre. En el caso más general, es decir para  $na \neq nb$  y  $qa \neq qb$ , una central está diseñada principalmente para  $nb \leq qb \leq na \leq qa$ , y con referencia a que dentro de un encuadre debe ser posible leer en una memoria de palabra de entrada la totalidad de qa palabras PCM almacenadas y escribir en una memoria de palabra de salida la totalidad de qb palabras PCM conmutadas a los canales del enlace asociado, respectivamente, cada una de las palabras durante una fase asignada, una fase ha de tener una longitud de tiempo tal que sea máximo el menor de los intervalos selectores de enlace definidos a causa de los qa y qb canales.

La presente solicitud que corresponde a la presentada en Suecia, con fecha 17 de Octubre de 1974, bajo el número 7413086-5, se acoge a los beneficios del Artículo 51 del vigente Estatuto sobre Propiedad Industrial.

## REIVINDICACIONES

5

Los puntos de invención propia y nueva, que se presentan para que sean objeto de esta solicitud de Patente de Invención en España, por VEINTE años, son los que se recogen en las reivindicaciones siguientes:

10

15

20

25

1ª.- Una central de modulación de impulsos codificados (PCM) para transmitir palabras en PCM por medio de disposiciones de memoria que están asociadas cada una con un enlace, siendo conmutadas las palabras PCM desde canales entrantes en enlaces entrantes a canales salientes en enlaces salientes por intermedio de una línea colectora general dispuesta como conexión común de transmisión simultánea por conmutación de tiempo, siendo transferidas las palabras PCM sobre dichos enlaces en intervalos selectores de enlace y sobre dicha línea general en intervalos selectores de línea general y almacenando dichas disposiciones de memoria por una parte las palabras PCM antes y después de ser conmutadas y por otra parte información de conmutación concerniente a los canales que cooperan con los enlaces entrantes y salientes, respectivamente, caracterizada porque los períodos de repe-

tición de las palabras PCM están divididos al menos en tantas fases como intervalos selectores de enlace existen dentro de los períodos de repetición, comprendiendo una fase un número de intervalos selectores de línea general que depende del número de enlaces, porque dichas disposiciones de memoria están controladas de tal modo que un acceso del mismo tipo y en la misma disposición de memoria, por ejemplo con el fin de leer dicha información de conmutación es ejecutado como máximo una vez por fase, porque dicha información de conmutación de acceso por fases, debido a la cual uno de los canales en uno de los enlaces entrantes es conmutado a uno de los canales en uno de los enlaces salientes, comprende un número de índice de tiempo asignado al respectivo enlace entrante y saliente con el fin de determinar cuál de los intervalos selectores de línea general dentro de la fase en cuestión es utilizado para la conexión y para cada enlace un número de índice de canal que define el respectivo canal, y porque las palabras PCM después de una escritura cíclica en la disposición de memoria asociada con el enlace entrante cuya escritura es controlada por medio de exploración regular son leídas en una secuencia arbitraria determinada por medio de dichos números de índice de canal y son conducidas hacia dicha línea general utilizando dicho número de índice de tiempo, desde donde las palabras PCM, utili-

zando dicho número de índice de tiempo, son dirigidas a la disposición de memoria asociada con el enlace saliente con el fin de ser escritas allí utilizando dicho número de índice de canal antes de una lectura cíclica al enlace saliente, cuya lectura está controlada por medio de exploración regular.

2ª.- Una central de acuerdo con la reivindicación 1ª, caracterizada porque el número de canales es igual en enlaces entrantes y saliente.

3ª.- Una central de acuerdo con la reivindicación 1ª, caracterizada porque comprende a) un generador (TG) de temporización de sincronismo que produce múltiplos de una frecuencia de impulsos por medio de la cual se determinan períodos de repetición para la transmisión de palabras PCM, siendo determinadas fases en dichos períodos de repetición por medio de un primer múltiplo de frecuencia, siendo determinados por medio de un segundo y un tercero múltiplos de frecuencia intervalos selectores de enlace que son utilizados para transferir dichas palabras PCM en canales entrantes sobre enlaces (1a) de modulación PCM entrantes y en canales salientes sobre enlaces (1b) salientes, respectivamente, y siendo determinados por medio de un cuarto múltiplo de frecuencia intervalos selectores de línea general que son utilizados con el fin de

transferir dichas palabras PCM en canales sobre una línea (IHW) general dispuesta como vía común de transmisión simultánea por conmutación de tiempo, siendo a su vez el cuarto múltiplo de frecuencia un múltiplo del primer múltiplo de frecuencia que es al menos igual al mayor de dichos  
5 segundo y tercer múltiplos de frecuencia, b) memorias ( $W_a$  y  $W_b$ ) de palabras de entrada y salida conectadas a cada uno de los enlaces ( $I_a$  y  $I_b$ ) entrantes y salientes para escribir y leer las palabras PCM entrantes y salientes en  
10 una operación de ciclo fijo controlada por dichos segundo y tercer múltiplos de frecuencia, respectivamente, c) al menos una disposición (PMSR) de exploración que es incrementada ascendentemente y puesta a cero por medio de una operación de ciclo fijo controlada por dicha frecuencia  
15 de fase y dicha frecuencia de repetición, respectivamente, d) memorias ( $I_a$ ,  $I_b$ ) de índices asociadas a cada enlace que son exploradas por medio de dicha disposición (PMSR) de exploración y almacenan, por una parte, números de índice de tiempo con el fin de determinar cuál de los intervalos selectores de línea general dentro de una fase  
20 es utilizado sobre dicha línea (IHW) general para canales que están en conexión entre sí, y por otra parte números de índice de canal con el fin de establecer acceso a dicha memoria ( $W_a$ ) de palabra de entrada para lectura y a dicha  
25 memoria ( $W_b$ ) de palabra de salida para escritura, respec-

tivamente, y e) disposiciones (Sa y Sb) de vía de entrada y vía de salida asociadas a cada enlace con el fin de dirigir las palabras PCM desde la memoria de palabra de entrada, a través de la línea general, hacia la memoria de palabra de salida, haciendo uso de dichos números de índice de tiempo.

5

4ª.- Una central de modulación PCM de acuerdo con la reivindicación 3ª, caracterizada porque dichos segundos y tercer múltiplos de frecuencia producidos por el generador de temporización de sincronismo son concordantes entre sí.

10

5ª.- UNA CENTRAL DE MODULACION DE IMPULSOS CODIFICADOS (PCM) PARA TRANSMITIR PALABRAS EN PCM.

15

Tal y como se ha descrito en la Memoria que antecede, representado en los dibujos que se acompañan y para los fines que se han especificado.

Esta Memoria consta de veintisiete hojas escritas a máquina por una sola cara.

20

Madrid, 17 FEB. 1976  
P.A.

Alberto de Elizaburu  
Por Poder.



REF ID: A60000






Fig.1

Amey





*Handwritten signature*




Fig. 2

*Handwritten signature or mark.*



Amu




Fig.3





Fig. 3



*Amu*