

MEMORIA DESCRIPTIVA

correspondiente a la solicitud de una

PATENTE DE INVENCION

Solicitante: SONY CORPORATION

Domicilio: 7-35, Kitashinagawa 6-chome, Shinagawa-ku
TOKYO (JAPON).-

Enunciado: CIRCUITO DE CONMUTACION DE FASE.

Prioridad: de la solicitud de modelo de utilidad
japonesa Nº 87515/1974 del 23 Julio 1974.

ANTECEDENTES DEL INVENTO

Descripción de la Técnica Anterior

Los circuitos de conmutación de fase de la técnica anterior han utilizado circuitos flip-flop para energizar y bloquear unos diodos correspondientes, los cuales están a su vez acoplados con los terminales de emisor y de colector de un transistor corriente. La señal de entrada que se conmuta, se aplica a la base de un transistor de este tipo y según si el diodo de salida está o no en estado conductor, se suministra a la salida una señal en fase con la señal de entrada o una señal desfasada respecto a ésta.

Ambito del Invento

El ámbito de la técnica a la cual pertenece el invento es el de los circuitos de conmutación de fase, y en particular, de los circuitos de conmutación de la fase de una señal de entrada a partir de una primera fase hasta una polaridad opuesta mediante la utilización de una señal de disparo, tal como una señal flip-flop:

RESUMEN DEL INVENTO

Una característica importante del invento consiste en proporcionar un circuito mejorado para conmutar la fase de una señal de entrada desde una primera fase a una fase de polaridad opuesta.

Otra característica del invento consiste en realizar el dispositivo de conmutación de fase, en cuestión, utilizando un nuevo transistor bidireccional.

Un objeto principal del invento consiste en proporcionar un circuito de conmutación de fase de tipo nuevo que presenta una mayor sencillez de construcción de circuito y un coste reducido.

Otro objeto suplementario del invento consiste en proporcionar un dispositivo de circuito de conmutación de fase del tipo descrito más arriba, que utiliza un transistor bidireccional nuevo y que emplea unos primero y segundo medios de conmutación conectados en serie con los terminales de salida del transistor bidireccional con el objeto de asegurar la conmutación de este transistor de modo que pase del estado de funcionamiento en seguidor de emisor al estado de funcionamiento en seguidor de colector, con lo cual puede obtenerse una señal de salida de fase variable, de acuerdo con la programación en el tiempo de una señal de entrada de disparo.

Estas características y ventajas del invento, así como otras, podrán entenderse más claramente leyendo la siguiente descripción y examinando los dibujos asociados con ella, en los cuales se utilizan números de referencia para designar un modo de realización preferido.

BREVE DESCRIPCION DE LOS DIBUJOS

La figura 1 representa un dispositivo de conmutación de fase de la técnica anterior que utiliza un circuito flip-flop y un par de diodos como medio para asegurar la conmutación de funcionamiento de un transistor desde una fase a otra fase opuesta.

Las figuras 2 y 3 representan dibujos detallados de un dispositivo semiconductor nuevo que se utiliza en el dispositivo del circuito según el invento, que se ilustra en la figura 4.

La figura 4 es un esquema de un circuito de conmutación de fase, según el invento que emplea un transistor bidireccional del tipo ilustrado en las figuras 2 y 3 y en el cual el funcionamiento del transistor bidireccional es controlado por un circuito flip-flop.

La figura 5A es un circuito equivalente relacionado con la figura 4 y que indica el estado de funcionamiento en seguidor de colector de la figura 4, determinado por un estado del circuito flip-flop.

5 La figura 5B es un circuito equivalente que representa el estado de funcionamiento en seguidor de emisor del circuito de la figura 4 determinado por el estado opuesto del circuito flip-flop.

DESCRIPCION DE LOS MODOS DE REALIZACION PREFERIDOS

10 De manera general, el invento se refiere a circuitos de conmutación de fase y más particularmente, a circuitos para obtener a partir de éstos, una señal que corresponde a una señal de entrada que se les aplica, y teniendo esta señal de entrada la fase original o la fase inversa, de acuerdo con una señal de control predeterminada.

15 Para ciertas aplicaciones, se necesita un circuito de conmutación de fase que permita obtener a partir de una señal de entrada, una señal de salida con la fase original y con la fase invertida alternativamente durante periodos de tiempo predeterminados que se repiten. Por ejemplo, en un receptor de televisión en color PAL, dicho circuito se utiliza como circuito de conmutación de fase para invertir la fase de la señal de crominancia que representa una componente de señal de diferencia de color R-Y, o la fase de una señal de portadora de referencia que se utiliza para demodular la componente de señal de diferencia de color R-Y

20 cada dos periodos de línea y para obtener de manera continua la señal de crominancia o la señal de portadora de referencia con la fase original y con la fase invertida alternativamente, a cada periodo de línea.

30 El invento proporciona un circuito de conmutación

de fase que está dotado de un dispositivo de circuito nuevo y me-
jorado que se obtiene mediante la utilización de un nuevo disposi-
tivo semiconductor que presenta mejores propiedades de conductivi-
dad bidireccional y que es adecuado para un circuito de conmutación
de fase utilizado en la porción del circuito de señal de crominan-
cia de un receptor de televisión en color PAL.

El circuito de control de fase según el invento,
incluye el nuevo dispositivo semiconductor que actúa como transis-
tor bidireccionalmente conductor que tiene un emisor, una base y
un colector y que recibe una señal de entrada que se aplica a un
electrodo que corresponde a la base, y un circuito flip-flop pro-
visto de un par de terminales de salida conectados a otros dos
electrodos que corresponden al emisor y al colector del nuevo dis-
positivo semiconductor, respectivamente. El circuito flip-flop es
accionado por una señal de impulso de control, de modo que sumi-
nistre una tensión de funcionamiento de corriente continua a par-
tir de una fuente de tensión, al nuevo dispositivo semiconductor
con una polaridad inversa a una frecuencia de repetición predeter-
minada de acuerdo con la señal de impulso de control. Se obtiene
del electrodo que corresponde al emisor o al colector del nuevo dis-
positivo semiconductor, una señal de salida cuya fase es alterna-
tivamente la misma que la de la señal de entrada e inversa de ésta,
a la frecuencia de repetición predeterminada.

En la figura 1, se ve un transistor de entrada 21
al cual se aplica en su base una fuente de señal 15 y que tiene
un par de diodos 22 y 23 conectados con los terminales de colec-
tor y emisor del transistor, respectivamente. Un transistor de sa-
lida 24 se ilustra con su base conectada en un punto intermedio
de los diodos 22 y 23.

Un circuito flip-flop 25 tiene un par de transis

tores de conmutación 26 y 27 y un terminal de entrada de disparo 28. El circuito flip-flop eleva la tensión de los ánodos de los diodos respectivos 22 y 23 cuando se bloquean los respectivos transistores 27 y 26. De este modo, una señal de salida que aparece en la base del transistor 24, se encuentra, bien en fase con la señal de entrada 15, o desfasada respecto a ésta.

Haciendo referencia a las figuras 2 y 3, se ve en éstas un nuevo dispositivo semiconductor que se emplea en el invento según se describe con relación a las figuras 4, 5A y 5B.

Antes de describir el invento, se dará una descripción de un modo de realización del dispositivo semiconductor nuevo, utilizado en este invento.

El factor de amplificación de corriente con emisor conectado a masa h_{FE} de un transistor que es uno de los parámetros que permiten valorar las características de un transistor bipolar, pueden expresarse por medio de la siguiente ecuación (1) si se toma igual a α el factor de amplificación de corriente con base conectada a masa del transistor.

$$h_{FE} = \frac{\alpha}{1 - \alpha} \quad (1)$$

El factor α se expresa por la siguiente ecuación:

$$\alpha = \alpha^* \beta \gamma \quad (2)$$

en la cual α^* representa el factor de amplificación del colector, β el rendimiento de transferencia de la base y γ el rendimiento de inyección de emisor, respectivamente.

Si se tiene en cuenta el rendimiento de inyección de emisor γ de un transistor tipo NPN, γ se obtiene por medio de la siguiente expresión (3).

$$\gamma = \frac{J_n}{J_n + J_p} = \frac{1}{1 + \frac{J_p}{J_n}} \quad (3)$$

en la cual J_n representa la densidad de corriente de los electrones inyectados a partir del emisor en la base del transistor y J_p la densidad de corriente de los agujeros inyectados a partir de la base en el emisor del transistor, respectivamente.

5 Ya que J_n y J_p se expresan por medio de las siguientes ecuaciones (4) y (5), respectivamente,

$$J_n = \frac{q D_n n_p}{L_n} \left\{ \exp \left(\frac{-qV}{kT} \right) - 1 \right. \quad (4)$$

10

$$J_p = \frac{q D_p p_n}{L_p} - \left\{ \exp \left(\frac{-qV}{kT} \right) - 1 \right. \quad (5)$$

la relación δ entre J_n y J_p se expresa por la siguiente ecuación:

$$\delta = \frac{J_p}{J_n} = \frac{L_n}{L_p} \cdot \frac{D_p}{D_n} \cdot \frac{p_n}{n_p} \quad (6)$$

15 en la cual L_n representa la distancia de difusión de los portadores minoritarios en la base del transistor; L_p la distancia de difusión de los portadores minoritarios en el emisor del transistor; D_n la constante de difusión de los portadores minoritarios en la base; D_p la constante de difusión de los portadores minoritarios en la base; n_p la concentración de los portadores minoritarios en la base en estado de equilibrio; p_n la concentración de los portadores minoritarios en el emisor en estado de equilibrio; V una tensión aplicada a la unión de emisor del transistor; k la constante de Boltzmann; T la temperatura y Q el valor absoluto de la carga electrónica.

20

25

Suponiendo que la concentración de impurezas en el emisor del transistor sea igual a N_D y que la concentración de impurezas en la base del transistor sea igual a N_A , el término $\frac{p_n}{n_p}$ puede sustituirse por el término $\frac{N_A}{N_D}$. Además, ya que L_n está limitado por el ancho W de la base y $L_n = W$, la relación δ se expresa

30

por la siguiente ecuación:

$$\delta = \frac{W}{L_p} \cdot \frac{D_p}{D_n} \cdot \frac{N_A}{N_D} \quad (7)$$

5 Las constantes de difusión D_n y D_p son funciones de transferencia de la portadora y de la temperatura y en este caso se suponen sustancialmente constantes.

Como se ve claramente en las ecuaciones respectivas que anteceden, para aumentar el factor de amplificador de corriente h_{FE} de un transistor, es suficiente hacer que la relación δ sea pequeña.

10 Por tanto, en un transistor corriente, la concentración de impurezas N_D de su emisor se elige con un valor suficientemente elevado para que la relación δ sea pequeña.

Sin embargo, si se elige un valor suficientemente elevado para la concentración de impurezas del emisor, por ejemplo un valor superior a 10^{19} átomos/cm³, se producen defectos de retículo y una dislocación en el cristal del cuerpo semiconductor del transistor, lo que deteriora el cristal. Además, debido al hecho de que la concentración de impurezas del emisor propiamente dicho es elevada, el tiempo de vida τ_p de los portadores minoritarios que se inyectan en el emisor a partir de la base, es corto.

20 Ya que la distancia de difusión L_p se expresa por medio de la siguiente ecuación (8)

$$L_p = \sqrt{D_p \tau_p} \quad (8)$$

25 la distancia de difusión L_p de los portadores minoritarios o de los agujeros, es corta. Por tanto, como puede verse en la ecuación (7), δ no puede hacerse suficientemente pequeño y el rendimiento de inyección γ no puede rebasar un valor determinado. Como resultado de ello, el factor de amplificación de corriente h_{FE} no puede tener un valor muy elevado en un transistor corriente.

30

Como se ha indicado más arriba, el dispositivo semiconductor de tipo nuevo utilizable en este invento, no tiene los defectos mencionados anteriormente, que son inherentes al transistor de la técnica anterior. Como en el caso de un transistor de la técnica anterior, el dispositivo semiconductor empleado en el invento puede ser del tipo NPN o del tipo PNP, pero se describirá ahora con referencia a las figuras 2 y 3 y a título de ejemplo, un dispositivo semiconductor tipo NPN.

Como se ilustra en la figura 2, el dispositivo semiconductor tipo NPN consiste en una primera región semiconductor 1 con conductividad del tipo N^- formada en un substrato semiconductor S de conductividad tipo N^+ , una segunda región semiconductor 2 del tipo de conductividad P formada en el substrato semiconductor S adyacente a la primera región 1, y una tercera región semiconductor 3 de conductividad tipo N^- formada en el substrato S adyacente a la segunda región 2 para formar una primera unión J_E tipo PN, entre las primera y segunda regiones 1 y 2, y una segunda unión J_C tipo PN entre las segunda y tercera regiones 2 y 3, respectivamente.

Con el dispositivo semiconductor utilizado en este invento y que se representa en la figura 2, frente a la primera unión J_E y separada de ella por una distancia inferior a la distancia de difusión L_p de los portadores minoritarios o agujeros inyectados a partir de la segunda región 2 en la primera región 1, se forma en la primera región 1 una barrera de potencial que tiene una energía superior a la de los portadores minoritarios o agujeros, o por lo menos, una energía igual a la energía térmica. En el ejemplo de la figura 2, la concentración de impurezas en la primera región 1, se elige con un valor suficientemente bajo, del orden de 10^{15} átomos/cm³ y se forma en la primera región 1, la re-

gión 1a de conductividad tipo N^+ con una concentración de impurezas de aproximadamente 10^{19} átomos/cm³ con el objeto de formar una unión J_H y por tanto, para formar la barrera.

5 La concentración de impurezas en la segunda región 2, se elige del orden de 10^{15} - 10^{17} átomos/cm³ y la concentración de impurezas en la tercera región 3, se elige con un valor suficientemente bajo, del orden 10^{15} átomos/cm³.

10 En el sustrato semiconductor S , en una zona adyacente a la tercera región 3, pero separada de la segunda unión J_C , se forma una región 3a de conductividad tipo N^+ y con una concentración de impurezas de aproximadamente 10^{19} átomos/cm³.

15 Un primer electrodo 4E está formado en la región 1a de alta concentración de impurezas de la región 1, en contacto óhmico con ella; un segundo electrodo 4B está formado en la segunda región 2 en contacto óhmico con ella y un tercer electrodo 4C en la región 3a de alta concentración de impurezas adyacente a la tercera región 3, está formado en contacto óhmico con ella. A partir de estos electrodos 4E, 4B y 4C salen unos primero, segundo y tercer terminales E , B y C , respectivamente. En la figura 2, la referencia numérica 5 indica una capa aislante hecha por ejemplo de SiO_2 que está formada en la superficie del sustrato S .

20 El dispositivo semiconductor que se representa en la figura 2, puede ser empleado como transistor. En tal caso, la primera región 1 sirve como región de emisor; la segunda región 2 como región de base; y la tercera región 3 como región de colector, respectivamente. Se aplica una polarización directa a la unión de emisor J_E y una polarización inversa a la unión de colector J_C .

30 Por tanto, los agujeros inyectados a partir de la base o de la segunda región 2 en la región de emisor o región 1, tienen un largo periodo de vida, debido al hecho de que la re-

gi3n de emisor 1 tiene una baja concentraci3n de impurezas y buenas propiedades cristalinas, y por consiguiente, la distancia de difusi3n L_p de los agujeros de la regi3n de emisor 1, es larga. Como resultado de ello, como puede verse en las ecuaciones (6) y (3), el rendimiento de inyecci3n de emisor γ puede tener un valor elevado. Sin embargo, cuando la distancia de difusi3n L_p es importante, si los agujeros inyectados en la regi3n de emisor 1 pueden llegar a la superficie del substrato S y pueden recombinarse con electrones en la superficie, en la pr3ctica, la distancia de difusi3n L_p no puede tener una longitud sustancial. Con el dispositivo semiconductor que se representa en la figura 1, ya que la barrera de potencial est3 formada en la regi3n de emisor 1, estando dicha barrera de potencial situada frente a la uni3n de emisor J_E , a una distancia inferior a la distancia de difusi3n L_p de los portadores minoritarios, el grado de recombinaci3n superficial es menor y es posible dar a la distancia de difusi3n L_p una longitud suficiente.

En raz3n del hecho de que la barrera de potencial est3 formada como se describe m3s arriba en el ejemplo representado en la figura 2, se obtiene una reducci3n de la densidad o componente de corriente J_p de los agujeros inyectados a partir de la regi3n de base 2 en la regi3n de emisor 1. Esto quiere decir, que en la uni3n J_H , tipo LH, de la regi3n de emisor 1, se obtiene una falsa diferencia de nivel de Fermi o campo el3ctrico incorporado, que tiene por efecto el suprimir la difusi3n de los agujeros o de los portadores minoritarios. Por tanto, si el valor del nivel de Fermi es suficientemente elevado, la corriente de difusi3n producida por el gradiente de concentraci3n de los agujeros y la corriente de desplazamiento producida por el campo el3ctrico incorporado, se anulan mutuamente en la uni3n tipo LH, lo que reduce

la corriente de agujeros J_p inyectada a partir de la base 2 a través de la región de emisor 1 de baja concentración de impurezas. En razón de este efecto, la relación entre la corriente electrónica que llega a la región de colector 3 y la componente de corriente que atraviesa la unión de emisor J_E aumenta y, por tanto, el rendimiento de inyección de emisor γ aumenta según se ve en la ecuación (3), haciendo que el factor de amplificación de corriente h_{FE} sea elevado.

La diferencia de nivel mencionada más arriba (altura de la barrera de potencial) debe ser superior a la energía de los agujeros, o por lo menos igual a la energía térmica. La energía térmica puede expresarse por kT , pero se desea que la diferencia de nivel mencionada más arriba sea superior a 0,1 eV. En la región de transición del potencial, la distancia de difusión L_p de los agujeros no debe terminarse dentro de la región de transición o se desea que la distancia de difusión L_p del agujero sea superior al ancho de la región de transición.

Cuando se forma la unión J_H , tipo LH, según se indica en la figura 1, puede obtenerse una barrera de potencial de 0,2 eV, mediante una selección adecuada del grado de impurezas y del gradiente de la región 1a de elevada concentración de impurezas.

La figura 3 representa otro ejemplo del dispositivo semiconductor utilizable con el invento, en el cual números y letras de referencia similares a los que se utilizan en la figura 2, indican el mismo dispositivo, de modo que se omitirá su descripción.

En el ejemplo de la figura 3, para formar una unión J_S , tipo PN, frente a la primera unión o unión de emisor J_E , se forma una región suplementaria 6 de conductividad tipo P en la

primera región 1. En el ejemplo de la figura 3, la distancia entre las uniones J_S y J_E se elige de modo que sea inferior a la distancia de difusión L_p de los portadores minoritarios en la primera región 1. La otra construcción del ejemplo que se representa en la

5 figura 3, es sustancialmente la misma que la del ejemplo ilustrado en la figura 2.

Con el ejemplo de la figura 3, ya que la distancia de difusión L_p de los agujeros inyectados en la primera región 1 es larga como se ha dicho más arriba, los agujeros llegan a la

10 región adicional 6 de manera eficaz y a continuación son absorbidos por ella. Cuando la región adicional 6 tiene un potencial eléctrico flotante, este potencial aumenta si el número de agujeros que llegan a la región suplementaria 6 aumenta. Por tanto, la unión J_S , tipo PN que se forma entre las regiones 6 y 1 se polariza en

15 sentido directo sustancialmente hasta su tensión de cebado, y a continuación los agujeros son reinyectados en la primera región 1 a partir de la región suplementaria 6. De este modo, la concentración de agujeros en la primera región 1 cerca de la región adicional 6 aumentará y, por tanto, la distribución de concentración de

20 agujeros entre las uniones J_E y J_S en la primera región 1 pasa a ser uniforme y su gradiente pasa a ser progresivo, lo que reduce la corriente de difusión L_p desde la segunda región 2 hasta la primera región 1.

En el ejemplo de la figura 3, la región suplementaria 6 que tiene el mismo tipo de conductividad que la segunda

25 región 2, está formada en la primera región 1 separadamente de la segunda región 2, pero es posible formar la segunda región 6 continuamente a partir de la segunda región 2.

La descripción que antecede corresponde al caso

30 en el que se hace funcionar las primera, segunda y tercera regio-

nes 1, 2 y 3 del semiconductor como base, emisor y colector, respectivamente. Sin embargo, en los dispositivos semiconductores descritos más arriba, las concentraciones de impurezas de las primera y tercera regiones 1 y 3 que rodean la segunda región 2, se eligen con un valor bajo, aproximadamente igual y estas regiones se sitúan simétricamente con relación a la segunda región 2, de modo que si se hacen funcionar las primera, segunda y tercera regiones 1, 2 y 3 como colector, base y emisor, respectivamente, los dispositivos semiconductores podrán funcionar como transistor en la dirección de funcionamiento inversa de la que se ha mencionado más arriba.

Cuando se utiliza la simetría de los dispositivos semiconductores, esta simetría puede ser mejorada formando en la tercera región 3 una barrera de potencial frente a la segunda unión J_C , alrededor de la misma y con una energía superior a la de los portadores minoritarios o agujeros de la tercera región 3, según se representa en las figuras 2 y 3 por medio de líneas de puntos en el exterior de la unión J_C . Con esta finalidad, la región 3a de elevada concentración de impurezas se forma en la tercera región 3 de modo que rodee la unión J_C y la distancia entre la unión J_C y la región 3a se elige de modo que sea inferior a la distancia de difusión de los portadores minoritarios o agujeros inyectados en la tercera región 3 de los elementos respectivos.

Las características de los dispositivos semiconductores de tipo nuevo que se describen más arriba, pueden ser resumidas como sigue, de acuerdo con lo que se desprende de la descripción que antecede.

(1) El factor de amplificación de corriente h_{FE} es elevado y puede tomar un valor superior a 3.000.

(2) El factor de amplificación de corriente h_{FE}

es uniforme. En un transistor de la técnica anterior, la concentración de impurezas de la región de emisor se elige suficientemente elevada para aumentar el rendimiento de inyección de emisor, es decir, que el factor de amplificación de corriente del transistor de la técnica anterior, depende de la diferencia de concentración de impurezas cerca de la unión entre las regiones de emisor y de base y, por tanto, es preciso elegir las concentraciones de impurezas en ambas regiones con una relación determinada entre ellas. Por el contrario, en los dispositivos semiconductores destinados a ser utilizados en el invento, formando la barrera de potencial en la región de emisor 1 frente a la unión de emisor J_E , la componente de corriente de los portadores minoritarios inyectados en la región de emisor 1, se suprime y el rendimiento de inyección de emisor aumenta, dando lugar a que la influencia mutua entre las regiones de emisor y de base 1 y 2 sea pequeña, debido a que la región de emisor 1 se elige con una concentración de impurezas relativamente baja, y el ancho de la región de base 2 y la distribución de la concentración de impurezas en ella, pueden ser elegidas de la manera prevista y, por tanto, h_{FE} puede ser uniforme, como se ha dicho más arriba.

(3) Ya que se evita el efecto de la recombinación superficial, el factor de amplificación de corriente h_{FE} puede tener un valor elevado, incluso si la corriente es reducida.

(4) El ruido puede ser reducido. Es decir que ya que las partes principales de las primera y segunda uniones J_E y J_C se forman entre las regiones de baja concentración de impurezas con tipos de conductividad P y N, los defectos en el cristal son pequeños. Por otra parte, si la concentración de impurezas cerca del electrodo 4B conectado a la segunda región 2, por ejemplo, se elige con un valor elevado, es posible reducir la componente

de corriente emisor-base del transistor, en la superficie del subs
trato semiconductor S. Por consiguiente, es posible reducir el rui
do de $1/f$. Además, es posible reducir también el ruido de sobreim
pulsos y el ruido de $1/f$ debido a que h_{FE} tiene un valor elevado.
5 Por otra parte, si se da un valor pequeño a la resistencia de ex-
pansión de base γ_{bb} , el ruido puede ser reducido incluso si la
impedancia de la fuente de señal es baja.

(5) El factor de amplificación de corriente h_{FE}
presenta buenas características de temperatura.

10 (6) Los dispositivos semiconductores pueden em-
plearse como transistores bidireccionalmente conductores, respecti-
vamente, y tienen una excelente simetría.

(7) Ya que la concentración de impurezas en la
proximidad de las primera y segunda uniones J_E y J_C es pequeña,
15 la tensión BV_{CEO} (tensión base-emisor con colector abierto) es ele-
vada tanto en el sentido directo como en el sentido inverso de los
transistores.

(8) Cuando se utilizan los dispositivos semicon-
ductores como transistores de potencia, resisten corrientes inten
sas porque su emisión es uniforme debido a que su resistencia in-
terna está distribuida en su región de emisor.

(9) Las características de saturación son más fa-
vorables.

(10) Cuando la región 6 que realiza la inyección
25 o la reinyección está formada, la resistencia equivalente de base
tiene un valor bajo.

El invento está basado en el hecho de que el dis-
positivo semiconductor nuevo que se describe más arriba, presenta
una estructura de cuerpo simétrica con respecto a la segunda región
30 2, y permite realizar un circuito nuevo perfectamente equilibrado

y que está dotado de un número de elementos reducido gracias a la utilización del dispositivo semiconductor nuevo que se describe más arriba.

5 Haciendo ahora referencia a la figura 4, relacionada con las figuras 5A y 5B, se aplica una señal de entrada 20 a un terminal de base que puede llamarse segundo terminal B de un transistor bidireccional 40. El transistor 40 tiene unos primero y tercer terminales que pueden llamarse también terminal de emisor y terminal de colector E y C, respectivamente, según se ilustra. Un transistor 49 tiene su base conectada al terminal de colector C del transistor 40 y recibe las señales con fase invertida y no invertida.

10 Un circuito flip-flop 30 tiene un par de transistores standard 31 y 32, los cuales, según puede verse, están conectados cada uno en un circuito serie con los terminales de emisor y colector del transistor bidireccional 40. Por ejemplo, el transistor 32 tiene su emisor y su colector conectados a través de una línea del circuito que incluye la resistencia 42, el emisor y el colector del transistor bidireccional 40, la resistencia 41, una resistencia 35, con una fuente de suministro de energía en el punto 39. Igualmente, el transistor 31 tiene su emisor y su colector conectados a través de un circuito que incluye la resistencia 41, el circuito emisor-colector del transistor bidireccional 40, la resistencia 42, la resistencia 36 y la fuente de suministro de energía en el punto 39. Las resistencias 43, 44 y 45 proporcionan la polarización de base del transistor bidireccional 40.

25 Una señal de impulso de disparo se aplica a un terminal de entrada 33 del circuito flip-flop para controlar el funcionamiento del mismo y, por tanto, la frecuencia de repetición a la cual se realiza el desplazamiento de fase de la señal de en-

30

trada 20 en la salida que está constituida por el colector del transistor bidireccional 40.

5 Cuando el transistor 31 es conductor, el transistor 32 está bloqueado. Siguiendo el circuito de la figura 4, puede verse que describe el funcionamiento del circuito constituido por un sistema de seguidor de colector que se ilustra en la figura 5A. Esencialmente, el colector del transistor 40 está conectado a un punto de baja tensión, el cual, en este caso es la masa del circuito, a través del transistor 31 que conduce la corriente. Al mismo tiempo, la fuente de suministro de energía se desconecta del colector y se conecta al terminal de emisor. Por tanto, en la disposición que se ilustra en la figura 5A, la señal de salida que se aplica al transistor 49 está en oposición de fase respecto a la señal de entrada aplicada a la base del transistor bidireccional.

15 Se produce el fenómeno contrario cuando el transistor 32 se sitúa en estado de conducción debido a la aplicación de la señal de conmutación al terminal 33. Esta disposición se ilustra en la figura 5B, en la cual el emisor del transistor bidireccional está conectado esencialmente a la masa del circuito a través del transistor 32 que es conductor. Esta disposición corresponde a la configuración de seguidor de emisor que se ilustra en la figura 5B. Como resultado de esta disposición, la señal aplicada a la base del transistor 49 está en fase con la señal aplicada a la base del transistor bidireccional. Por tanto, de acuerdo con el funcionamiento de disparo del circuito flip-flop, la señal de salida tiene la misma fase que la señal de entrada o la fase opuesta, lo que es el resultado que se desea obtener con el invento. Sin embargo, este resultado se obtiene aquí de una manera más sencilla y más directa mediante la utilización de un solo dispositivo en lugar de los tres dispositivos empleados en la técnica anterior.

20

25

30

En resumen, la presente patente de invención que se solicita deberá recaer en las siguientes:

REIVINDICACIONES

1. - Circuito de conmutación de fase que incluye:
- 5 un transistor bidireccional que tiene unos prime
ro, segundo y tercer terminales;
- un primer trayecto de circuito conectado con di-
cho primer terminal;
- un segundo trayecto de circuito conectado con di
10 cho tercer terminal;
- un dispositivo de circuito de salida conectado
con dicho primer trayecto de circuito;
- un dispositivo de circuito de entrada para apli-
car una señal variable en función del tiempo, a dicho segundo ter-
15 minal; y
- una fuente de energía que tiene una tensión rela-
tivamente elevada; caracterizado porqué dicho primer dispositivo
de conmutación (31) está previsto para la conmutación de los prime
ro y tercer terminales de dicho transistor bidireccional (40) entre
20 dicha fuente de energía y un punto del circuito a baja tensión pa-
ra que funcione como seguidor de emisor;
- estando dicho primer dispositivo de conmutación
(31) conectado entre un punto de baja tensión y un punto del pri-
mer trayecto del circuito;
- 25 estando dicho segundo dispositivo de conmutación
(32) previsto para conmutar los primero y tercer terminales de di-
cho transistor bidireccional (40) entre dicha fuente de energía y
dicho punto de circuito de baja tensión, para que funcione como se-
guidor de colector;
- 30 estando dicho segundo dispositivo de conmutación

(31) conectado entre un punto de baja tensión y un punto del segundo trayecto de circuito; y

estando previsto un dispositivo de circuito de control para aplicar una señal con el objeto de controlar la secuencia de dichos primero y segundo dispositivo de conmutación (31), (32).

2. - Circuito de conmutación de fase según la reivindicación 1; caracterizado porque dichos primero y segundo dispositivos de conmutación (31), (32), incluyen un circuito flip-flop (30) y porque dicho dispositivo de circuito de control destinado a aplicar una señal de control de la secuencia de dichos primero y segundo dispositivos de conmutación, aplica una señal de disparo a dicho circuito flip-flop.

3. - Circuito de conmutación de fase según la reivindicación 2, caracterizado porque dicho circuito flip-flop (30) incluye unos primero y segundo transistores que actúan como dichos primero y segundo dispositivos de conmutación (31), (32), formando el circuito colector-emisor de cada uno de dichos transistores, un circuito serie con los primero y tercer terminales de dicho transistor bidireccional, estando cada uno de dichos transistores de conmutación dispuestos de modo que conduzcan una señal en direcciones opuestas a través de dicho transistor bidireccional y estando dichos transistores de conmutación conectados a los ramales respectivos del circuito que sirven para suministrar dicha tensión de la fuente de suministro, a los terminales de dicho transistor bidireccional para cortocircuitar dichos ramales durante el ciclo de conducción de cada uno de los respectivos transistores de conmutación.

4. - Circuito de conmutación de fase según la reivindicación 1, caracterizado porque dicho transistor bidireccional

nal (40) tiene:

una primera región semiconductor de un tipo de conductividad;

5 una segunda región semiconductor del tipo de conductividad opuesta, adyacente a dicha primera región, con una primera unión semiconductor entre ellas;

una tercera región semiconductor del mismo tipo de conductividad que dicha primera región, adyacente a dicha región con una segunda unión semiconductor entre ellas, estando dicha primera región asociada con una barrera de potencial que tiene una energía superior a la de los portadores minoritarios inyectados a partir de la segunda región, en la primera región, estando dicha barrera dispuesta en una posición situada frente a dicha primera unión y separada de la misma por una distancia inferior a la distancia de difusión de los portadores minoritarios; y estando los primero, segundo y tercer terminales conectados con dichas primera, segunda y tercera regiones, respectivamente.

5. - Circuito de conmutación de fase según la reivindicación 4, caracterizado porque dichas primera y tercera regiones del dispositivo semiconductor tienen cada una, una primera porción con una concentración de impurezas sustancialmente del mismo orden de magnitud y porque dicha primera región está provista de una segunda porción que tiene una concentración de impurezas superior a la de dicha primera porción de la primera región, en una posición separada de dicha primera unión por una distancia inferior a la distancia de difusión de los portadores minoritarios para establecer dicha barrera de potencial.

6. - Circuito de conmutación de fase según la reivindicación 4, caracterizado porque dichas primera y tercera regiones tienen cada una, una primera porción con una concentración de

impurezas sustancialmente del mismo orden de magnitud y porque una región semiconductor adicional del mismo tipo que dicha segunda región está dispuesta en contacto con dicha primera región en una posición separada de dicha primera unión por una distancia inferior a la distancia de difusión de los portadores minoritarios para establecer dicha barrera de potencial.

7. Se reivindica por último como objeto sobre el que ha de recaer la Patente de Invención que se solicita:

CIRCUITO DE CONMUTACION DE FASE.

Todo conforme queda descrito y reivindicado en la presente memoria descriptiva que consta de veintidos páginas mecanografiadas y dibujos adjuntos.

Madrid, 23 Julio 1.975
BERNARDO UNGRIA
P.P.

15

20

25

30

Fig. 1




Fig. 4




Fig. 5A





Fig. 5B



ESCALA VARIABLE
 Madrid, 23 Julio 1.975
 BERNARDO UNGRIA
 P.P.

Fig. 2





Fig. 3



ESCAA VARIABLE
Madrid, 23 Julio 1.975
BERNARDO UNGRIA
P.P.