

APLICACION DE PATENTE
N.º 3346

Int. Cl.: *H01L*

MEMORIA DESCRIPTIVA

Correspondiente a la solicitud de una

PATENTE DE INVENCION

Solicitante: MOTOROLA, INC.

Domicilio: 6900 East Camelback Road, SCOTTSDALE,
Arizona - ESTADOS UNIDOS

Enunciado: DISPOSITIVO SEMICONDUCTOR

Prioridad: De la solicitud de patente estadounidense
Nº 428.484 del 26 de Diciembre 1973

TR

El invento se refiere de manera general a dispositivos semiconductores y, más particularmente, a dispositivos semiconductores del tipo de transistor NPN o PNP, provistos de unos medios para reducir los cambios de capacitancia en las zonas metálicas situadas hacia las secciones de base y de emisor.

Se han utilizado varias técnicas en el pasado para superar los problemas de cargas superficiales en las superficies de los dispositivos semiconductores. Cuando se descubrió en primer lugar que existía una inversión natural tipo N en la superficie del substrato de silicio p situada debajo de la capa de dióxido de silicio, se utilizaron varias técnicas para compensar o superar esta dificultad. Estas técnicas empleaban diferentes tipos de óxidos, por ejemplo óxido de aluminio, los cuales, estando situados encima del dióxido de silicio subyacente, servían para compensar y eliminar sustancialmente el canal tipo N que se formaba normalmente en la superficie semiconductor de debajo de la capa de dióxido de silicio. Otra técnica utilizada consistía en emplear contactos de electrodo de base prolongados hasta encima de la unión base-colector de tipo PN con el objeto de tener un efecto sobre la carga superficial en la región de la unión PN.

Se utilizó también una operación de difusión realizada en la porción superficial del substrato semiconductor utilizando por ejemplo una impureza tipo P+ para impedir o para interrumpir el canal conductor tipo N.

Sin embargo, para fabricar dispositivos de transistores bipolares, aparecieron otros problemas más sutiles y más sofisticados involucrando fenómenos de estado superfi-

cial y estos problemas tuvieron que ser resueltos para asegurar la fabricación de dispositivos semiconductores del tipo de transistor de elevada fiabilidad, estables y relativamente insensibles a la tensión. Para formar las zonas metálicas en superficies aislantes sobre varias regiones del semiconductor, se observó que la capacitancia presentada por el substrato metal-aislante-silicio varía en particular cuando se aplica una tensión a la zona metálica durante el funcionamiento del dispositivo transistor con polarización inversa de las regiones base-colector.

El invento se refiere al problema de la supresión de esta capacitancia variable en función de la tensión que afecta seriamente la estabilidad y el funcionamiento de un circuito que utiliza transistores con capacitancia variable en función de la tensión.

El invento se refiere a un dispositivo semiconductor del tipo de transistor dotado de una región de colector, de una región de base que tiene una unión PN con dicha región de colector, una región de emisor que tiene una unión PN con dicha región de base, una capa aislante situada en una superficie de dicho dispositivo semiconductor del tipo de transistor encima de dichas regiones de emisor y base, una zona de emisor metálica situada en una porción de dicha capa aislante y que tiene una porción de dicha zona en contacto eléctrico con dicha región de emisor, una zona de base metálica situada en una porción de dicha capa aislante y que tiene una porción de dicha zona en contacto eléctrico con dicha región de base, caracterizado porque dicha región de colector (N) tiene por lo menos una región superficial fuertemente dopada (28, 30; 28A, 30A) situada por debajo y en

contacto directo con dicha capa aislante (26, 26A) y debajo de una porción sustancial de la porción de dichas zonas metálicas de emisor y base (20, 22; 20A, 22A) situada en dicha capa aislante para linealizar la capacitancia parásita que existe entre dichas zonas metálicas de emisor y de base y dicha región de colector.

Una particularidad del invento consiste en proporcionar una estructura de condensador constituida por metal-aislante-semiconductor estable y relativamente insensible a la tensión, en particular un dispositivo de transistor mejorado tipo NPN o PNP dotado de zonas metálicas cuya capacitancia es sustancialmente insensible a la tensión.

Se describirá ahora el invento con referencia a los dibujos adjuntos, en los cuales:

La figura 1 es una vista en sección transversal y en alzado que representa un dispositivo de transistor NPN dotado de regiones N+ situadas debajo de las zonas que conducen a las porciones de base y de emisor del dispositivo de transistor de acuerdo con el invento;

La figura 2 es una vista ampliada de unos elementos convencionales de zonas metálicas-aislante-semiconductor que representa el efecto de un potencial negativo aplicado a la zona metálica en la región semiconductor situada en un punto adyacente al aislante;

La figura 3 es una vista similar a la figura 2 salvo que la región semiconductor situada debajo de la zona metálica está provista de una región N+ de acuerdo con la figura 1; y

La figura 4 es una vista similar a la figura 1 que representa un dispositivo de transistor PNP de acuerdo con

el invento.

Haciendo referencia a la figura 1, un transistor semiconductor NPN se representa de manera general por medio de la referencia numérica 10. El dispositivo de transistor 5 10 tiene una región de emisor 12 tipo N+, una región de base 14 tipo P, y una región de colector 16 tipo N, situada sobre una región 18 de substrato tipo N+. Una zona o contacto de emisor 20 se representa conectado a la región de emisor 12 tipo N+, una zona de base o contacto 22 se representa conectado a la región de base 12, y un contacto de colector 24 se representa conectado a la cara posterior de la región de substrato 18 tipo N+.

Situada en el mismo lado que el contacto de emisor y el contacto de base, se halla una capa aislante dieléctrica 15 20 26 que sirve para aislar eléctricamente las zonas metálicas de base y de emisor del contacto con las regiones indeseadas de la superficie del semiconductor. Un par de regiones tipo N+, 28 y 30, están situadas respectivamente debajo del electrodo de contacto de zona metálica de emisor 20 y del electrodo de contacto de zona metálica de base 22.

Se ha comprobado que las regiones 28 y 30 tipo N+ situadas, respectivamente, debajo de las zonas metálicas de emisor y base 20 y 22 sirven para proporcionar una fuente de electrones adicionales en la región superficial del substrato semiconductor. Se trata aquí de una característica importante, ya que esta región superficial del semiconductor forma parte del condensador con el aislante o la capa dieléctrica 26 y, ya la zona metálica del emisor 20, ya la zona metálica de base 22.

30 La manera con la cual las regiones 28 y 30 tipo N+

funcionan para impedir que la capacitancia del condensador metal-óxido-silicio varíe bajo el efecto de tensiones negativas incluidas por ejemplo en la gama de -14 a -25 voltios, se representa más claramente en las figuras 2 y 3 y se describirá más completamente con referencia a estas figuras.

5 En la figura 2, se ve que una zona metálica 32 está polarizada negativamente con una tensión incluida en una gama de aproximadamente -14 a -25 voltios que se le aplica. Una capa aislante de dióxido de silicio 34 está situada entre
10 la zona metálica 32 y una región semiconductor 36 tipo N, la cual es normalmente la región de colector del dispositivo de transistor tipo NPN. Como puede verse en esta figura, la tensión negativa aplicada a la zona metálica 32 hace que las partículas de óxido móviles cargadas positivamente sean aceleradas (como lo indican las flechas) en la dirección de la zona metálica o electrodo 32. Las partículas de óxido móviles
15 cargadas positivamente, de acuerdo con una opinión general, son contaminantes tales como sodio que existen naturalmente en algún grado en la capa de dióxido de silicio. Estas partículas móviles de óxido cargadas positivamente son identificadas por Q_0 en el libro de Grove "Física y Tecnología de los Dispositivos Semiconductores" publicado por Wiley, en 1967. De manera similar, las partículas interfaciales cargadas positivamente que se representan por los símbolos "+" en la
20 región interfacial entre la capa de dióxido de silicio 34 y el substrato semiconductor 36 son identificadas por Grove en su libro como siendo cargas positivas interfaciales o cargas de estado superficial Q_{ss} , sustancialmente no móviles.

25 Se ha comprobado que los electrones que están
30 normalmente en la porción superficial de la región 36 del

semiconductor (en razón de su conductividad tipo N) se alejarán de la zona 32 polarizada negativamente y penetrará en las profundidades de la región 36 del sustrato, dejando una región en la cual se han agotado los electrones, según se representa en la figura 2. Al producirse este efecto, la capacitancia varía con la tensión aplicada al condensador formado por el electrodo metálico 32, la capa dieléctrica de dióxido de silicio 34, y el sustrato de silicio tipo N, 36.

Haciendo ahora referencia a la figura 3, se repiten en esta figura las varias referencias numéricas que se representan en la figura 2 para identificar los mismos elementos, añadiéndolos la letra A. En este modo de realización, la capacitancia formada por el electrodo metálico 32A, la capa de dióxido de silicio 34A, y la región semiconductor 36A, tipo N, no varía en función de la tensión sino que permanece sustancialmente constante a pesar de la aplicación de una tensión negativa de -14 a -25 voltios aproximadamente que se aplica al electrodo metálico 32A. Una región 38A del tipo N+ que se representa situada debajo de la capa dieléctrica de dióxido de silicio 34A, sirve para proporcionar un exceso de electrones de modo que cuando se aplica una tensión negativa incluida entre -14 y -25 voltios aproximadamente al electrodo 32A, la capacitancia proporcionada por el electrodo metálico 32A, la capa dieléctrica 34A y el sustrato 36A tipo N no varía, en razón de la presencia de los electrones adicionales procedentes de la región 38A tipo N+ en la región que en el modo de realización de la figura 2 estaría desprovista de electrones sin la región 38A tipo N+.

La mejora debida a la utilización de las regiones 28 y 30 tipo N+ en el dispositivo semiconductor tipo NPN que

se representa en la figura 1 es extremadamente notable y sustancial ya que las características de modulación cruzada del dispositivo transistor han mejorado desde -59 db hasta -63 db lo que es muy importante en dispositivos de este tipo que son particularmente útiles en aplicaciones en las cuales es importante mejorar la linealidad de las características de transferencia de los dispositivos de transistor. Por consiguiente, se ha eliminado un motivo o una fuente muy corriente de distorsión en los transistores de potencia de radiofrecuencia previstos para aplicaciones lineales tales como amplificadores CATV.

Las regiones 28 y 30 tipo N+ que utilizan una concentración de impurezas de aproximadamente 10^{20} - 10^{21} átomos por cm^3 se forman preferentemente por difusión o técnicas de implantación de iones, en una fase separada del proceso de fabricación con el objeto de evitar complicaciones para hacer variar los espesores de óxido.

Con respecto a la figura 4, se representa un dispositivo de transistor tipo PNP sustancialmente idéntico al dispositivo de transistor tipo NPN de la figura 1, salvo por lo que a las regiones de tipo de conductividad opuesta se refiere. Se ha añadido la letra A a los números de referencia de la figura 1 que se aplican a los elementos similares de la figura 4. En este modo de realización, los agujeros sobrantes debidos a las regiones 28A y 30A tipo P+ sirven para compensar la falta de agujeros cuando las zonas metálicas 20A y 22A son polarizadas positivamente durante la polarización inversa de la unión base-colector. Por consiguiente, la capacitancia de la estructura zona metálica-óxido-silicio de este modo de realización tipo PNP será independiente de la tensión.

5 Aunque el modo de realización descrito ilustra la
utilización de regiones separadas tipo N+ (para un dispositi-
vo de transistor NPN) o de regiones separadas tipo P+ (para
un dispositivo de transistor PNP) en la región de superficie
de colector, puede ser conveniente proporcionar una sola re-
10 gión de este tipo fuertemente dopada alrededor de la región
de base del dispositivo de transistor con el objeto de ase-
gurar que las zonas metálicas que conducen a la base y al
emisor presentarán una capacidad sustancialmente invariable
e independiente de la tensión.

15 Aunque el invento haya sido representado y descrito
particularmente con referencia a sus modos de realización
preferidos, los peritos en la materia entenderán que pueden
introducirse en ellos cambios de forma y detalles sin ale-
jarse del espíritu y del alcance del invento.

En resumen: La Patente de Invención que se solici-
ta deberá recaer sobre las siguientes

REIVINDICACIONES

20 1.- Dispositivo semiconductor constituido por un
transistor que tiene una región de colector, una región de
base dotada de una unión PN con dicha región de colector, una
región de emisor dotada de una unión PN con dicha región de
base, una capa aislante situada en una superficie de dicho
25 dispositivo de semiconductor constituido por un transistor,
sobre dichas regiones de emisor y de base, una zona metálica
de emisor situada en una porción de dicha capa aislante y que
tiene una porción de dicha zona en contacto eléctrico con di-
cha región de emisor, una zona metálica de base situada en
una porción de dicha capa aislante y que tiene una porción
30 de dicha zona en contacto eléctrico con dicha región de base,

caracterizado porque dicha región de colector (N) tiene por lo menos una región superficial fuertemente dopada (28, 30; 28A, 30A) situada por debajo y en contacto directo con dicha capa aislante (26, 26A) y debajo de una porción sustancial de la porción de dichas zonas metálicas de emisor y de base (20, 22; 20A, 22A) situada en dicha capa aislante para linealizar la capacitancia parásita que existe entre dichas zonas metálicas de emisor y de base y dicha región de colector.

2.- Dispositivo según la reivindicación 1, caracterizado porque incluye una región de substrato fuertemente dopada con la misma conductividad que dicha región de colector, situada por debajo y en contacto con dicha región de colector.

3.- Dispositivo según la reivindicación 2, caracterizado porque un contacto metálico de colector está dispuesto sobre dicha región de substrato fuertemente dopada.

4.- Dispositivo según una cualquiera de las reivindicaciones 1 a 3, caracterizado porque dichas zonas metálicas de emisor y base (20, 22) se forman por metalurgia de nivel único.

5.- Dispositivo según una cualquiera de las reivindicaciones 1 a 4, caracterizado porque dicho dispositivo semiconductor constituido por un transistor es un transistor NPN y dicha región superficial fuertemente dopada de dicha región de colector (N) es de conductividad tipo (N+).

6.- Dispositivo según la reivindicación 5, caracterizado porque dicha región superficial fuertemente dopada de dicha región de colector (N) incluye un par de regiones separadas tipo N+ (28, 30), estando una región de dicho par

de regiones separadas tipo N+, es decir la región (28), situada bajo la porción de dicha zona metálica de emisor (20) dispuesta en dicha capa aislante (26), mientras que la otra región (30) de dicho par de regiones tipo N+ separadas, está situada debajo de la porción de dicha zona metálica de base (22) ubicada en dicha capa aislante (26).


5
7.- Dispositivo según una cualquiera de las reivindicaciones 1 a 4, caracterizado porque dicho dispositivo de transistor es un transistor PnP y dicha región superficial fuertemente dopada de dicha región de colector (N) es de conductividad tipo P+:

10
8.- Dispositivo según la reivindicación 7, caracterizado porque dicha región superficial fuertemente dopada de dicha región de colector (N) incluye un par de regiones separadas tipo P+ (28A, 30A), estando una región (28A) de dicho par de regiones separadas tipo P+ situada debajo de la porción de dicha zona metálica de emisor (20A) dispuesta en dicha capa aislante (26A), y estando la otra (30A) de dicho par de regiones separadas tipo P+ situada debajo de la porción de dicha zona metálica de base (22A) dispuesta en dicha capa aislante (26A).

15
20
9.- Se reivindica por último como objeto sobre el que ha de recaer la Patente de Invención que se solicita:
DISPOSITIVO SEMICONDUCTOR.

25

30




Todo conforme queda descrito y reivindicado en la presente memoria descriptiva que consta de doce páginas mecanografiadas y dibujos adjuntos.

Madrid, 26 diciembre 1.974

BERNARDO UNGRIA

P.P.



5

10

15

20

25

30




Fig. 1




Fig. 2




Fig. 3




Fig. 4

ESCALA VARIABLE
 Madrid, 26 diciembre 1.974
 BERNARDO UNGRIA
 p.p.