

422856



No 422.856

Cl. CI: H04B

MEMORIA DESCRIPTIVA

correspondiente a la solicitud de una

- PATENTE DE INVENCION -

Solicitante : MATSUSHITA ELECTRIC INDUSTRIAL COMPANY
LIMITED

Domicilio : No. 1006 OAZA KADOMA, KADOMA CITY, OSAKA,
JAPON.-

Enunciado : "SISTEMA CAPTADOR Y CODIFICADOR DE INFORMA
CION DE IMAGEN FOTOGRAFICA"

Prioridad : de la solicitud de patente japonesa No.
48-13264 del 1 de febrero de 1.973

422050



El presente invento se refiere a sistemas de captación y transmisión de imagen fotográfica y más particularmente a un sistema de captación y de codificación de imagen fotográfica del tipo de longitud de carrera.

5 En los sistemas convencionales de captación y transmisión de imagen se ha presentado el problema de reducir al mínimo el intervalo de transmisión de una señal de imagen para utilizar eficazmente el número de canales de transmisión.

10 Se conocen en la técnica varios métodos de tratamiento de señal para reducir el intervalo de una señal de transmisión de imagen y uno de estos métodos es el método de compresión de la anchura de banda de frecuencias. Este método consiste en transformar una señal de imagen que ha de ser transmitida en una señal de dígitos múltiples con el fin de estrechar la anchura del espectro de frecuencia de la señal que ha de ser transmitida. Aunque este método haya sido recientemente mejorado para utilizarlo para transmisión de datos y facsimil, este método no es completamente aceptable.

15 Otro método es el método de compresión del eje de tiempo que consiste en transformar una señal de imagen en una señal codificada de duración corta. Aunque este método sea capaz de reducir el intervalo de transmisión más perfectamente que el método de compresión de anchura de banda de frecuencias eliminando las redundancias propias de la señal de imagen, sin embargo, un sistema que utiliza este método necesita una memoria de gran capacidad y es inevitablemente complicado en su construcción y costoso.

30 Más recientemente, se han desarrollado siste-

422850-5



mas mejorados de captación y de transmisión de imagen que utilizan el método de captación de longitud de carrera. Estos sistemas no son todavía completamente aceptables.

5

Un objeto principal del invento consiste en proporcionar un sistema mejorado de captación y transmisión de imagen del tipo de longitud de carrera.

10

Otro objeto del invento consiste en proporcionar un sistema de captación y transmisión de imagen del tipo de longitud de carrera que pueda funcionar correctamente a pesar de perturbaciones externas indeseables o de fluctuaciones de tensión de la fuente de alimentación.

15

Estos objetos así como otros objetos y las correspondientes ventajas del invento podrán apreciarse fácilmente y entenderse haciendo referencia a la siguiente descripción detallada que se da conjuntamente con los dibujos que la acompañan y en los cuales:

La figura 1 es un diagrama en bloques esquemático de un sistema de captación y transmisión de imagen fotográfica de acuerdo con el invento;

20

Las figuras 2A a 2J son formas de onda que aparecen en el sistema de la figura 1;

La figura 3A es un diagrama que representa un ejemplo de medio de registro que soporta en él una información de imagen fotográfica que ha de ser captada;

25

La figura 3B es una forma de onda de una señal de facsimil que representa la información de imagen soportada por el medio de registro representado en la figura 3A;

30

Las figuras 4A a 4C son formas de onda que aparecen en el sistema de la figura 1 cuando el medio de registro representado en la figura 3A se utiliza en el sistema;



- 5 -

La figura 5A es un diagrama que representa el desvío de las líneas de exploración en el medio de registro;

La figura 5B es una forma de onda de una señal de facsimil cuando se explora el medio de registro a lo largo de la línea de exploración m_1 ;

La figura 5C es una forma de onda de una señal de facsimil cuando se explora el medio de registro a lo largo de la línea de exploración m_2 en la figura 5A;

Las figuras 5D y 5E son formas de onda de señales que aparecen en el sistema de la figura 1 cuando se producen consecutivamente en el sistema de la figura 1 las señales de facsimil de las figuras 5B y 5C;

La figura 6 es un diagrama en bloques esquemático de otro sistema según el invento;

La figura 7 es un diagrama en bloques de una parte del sistema de la figura 6; y

Las figuras 8A a 8K son formas de onda de señales que aparecen en el sistema de la figura 6.

Haciendo ahora referencia a los dibujos y más particularmente a la figura 1, se representa en ellos un sistema de captación y transmisión de imagen 10 según el invento, que incluye generalmente un generador de señal de facsimil 11, un generador de señal de impulsos 12 para producir impulsos de reloj, impulsos de sincronización horizontal y una señal de impulsos de borrado horizontal, un controlador de puerta de longitud de carrera 13, un generador de señal de puesta en marcha 14, un generador de impulsos de sincronización vertical 15, una puerta de longitud de carrera 16, un codificador 17, y un modulador 18. El generador de señales de facsimil 11 incluye un tubo de punto explorador 20

422856⁵



que tiene una placa frontal de fibras ópticas 21 y una bobina de deflexión 22. Un medio de registro 23 que soporta la información de imagen fotográfica se desplaza en la proximidad inmediata de la extremidad frontal de la placa delantera 21 por medio de un dispositivo de avance 24 tal como un par de rodillos. El tubo del tipo de punto explorador 20 produce en la placa frontal 21 un punto explorador, o punto luminoso móvil, que se desplaza en una dirección en sincronismo con la señal de impulsos horizontal aplicada a partir del generador de impulsos 12 a un circuito de deflexión 25 conectado a la bobina de deflexión 22. El punto explorador ilumina el medio de registro 23 con lo que la intensidad del punto de exploración es modulada por la información de imagen fotográfica en el medio de registro 23. El punto de exploración modulado es captado y transformado en una señal eléctrica o señal de facsimil por un convertidor fotoeléctrico 25 dispuesto en la proximidad de la placa frontal 21. Por otra parte, el dispositivo de avance 24 es accionado de manera intermitente por un motor primario 27 de modo que el medio de registro 23 se desplace en una dirección vertical perpendicularmente a la dirección de exploración del punto explorador, con lo cual el medio de registro 23 es explorado consecutivamente por el punto explorador y la información de imagen es captada de la manera deseada. El motor primario 27 es controlado por un excitador 28 que recibe una señal de impulsos de sincronización vertical procedente del generador de impulsos de sincronización vertical 15. La señal de facsimil procedente del convertidor 26 es amplificada por un amplificador 29.

El controlador de puerta de longitud de carre-



ra 13 incluye generalmente un dispositivo de superposición
de señal de espacio 30 para superponer una señal de espacio
a la porción delantera de la señal de facsimil suministrada
a partir del generador de señal de facsimil 11, un dispositi-
5 tivo de muestreo 31 para realizar el muestreo de la señal de
facsimil con los impulsos de reloj, un selector de marcación-
espacio 32 para hacer pasar a través de él de manera selec-
tiva una de las señales de marcación y de espacio muestrea-
das, un generador de impulsos de puerta de longitud de ca-
10 rretera 33 para producir unos impulsos de puerta de longitud
de carrera de acuerdo con la señal de marcación y de espacio
muestreada que ha atravesado el selector 32 y con la señal
de puesta en marcha procedente del generador de señal de
15 puesta en marcha 14. El dispositivo de superposición de se-
ñal de espacio 30 incluye una primera puerta NAND 34 que tie-
ne una entrada conectada a la salida del amplificador 28.
La otra entrada de la puerta NAND 34 está conectada a una
salida de un multivibrador monoestable 35 que pasa a un esta-
do casi estable durante un cierto tiempo cuando es disparado
20 por la señal de impulsos de borrado procedente del generador
de impulsos 12. El dispositivo de muestreo 31 incluye un
primer inversor 36 que tiene una entrada conectada a una sa-
lida de la primera puerta NAND 34. Una salida del inversor
36 está conectada a una entrada de una segunda puerta NAND
25 37. La salida de la primera puerta NAND 34 está también co-
nectada a una entrada de una tercera puerta NAND 38. Las
otras entradas de ambas puertas NAND 37 y 38 están conecta-
das a un terminal de impulsos de reloj del generador de im-
pulsos 12. Las salidas de las puertas NAND están conecta-
30 das respectivamente a las entradas de unos segundo y tercer

422856



5 inversores 39 y 40. El selector de marcación-espacio 32 incluye unas primera y segunda puertas AND 41 y 42. La primera puerta AND 41 tiene una entrada conectada a una salida del inversor 39 y la otra entrada conectada a un terminal \bar{Q} de un primer circuito flip-flop 43. La segunda puerta AND 42 tiene una entrada conectada a una salida del tercer inversor 40 y la otra entrada conectada a un terminal Q del circuito flip-flop 43. El primer circuito flip-flop 43 es disparado por la señal de terminación de codificación procedente del codificador 17 y vuelve a cero bajo el efecto del impulso de sincronización vertical procedente del generador 15. Las salidas de las primera y segunda puertas AND 41 y 42 están conectadas a ambas entradas de una puerta NCR 44 que tiene una salida conectada a una entrada de un cuarto inversor 45. El generador 33 de impulsos de puerta de longitud de carrera incluye una puerta NAND 46 y un segundo circuito flip-flop 47. La puerta NAND 46 tiene una entrada conectada a una salida del inversor 45 y una salida conectada al terminal de reposición del circuito flip-flop 47. La otra entrada de la puerta NAND 46 y el terminal de activación del circuito flip-flop 47 están conectados a la salida del generador de impulsos de puesta en marcha 14.

15 El generador de impulsos de puesta en marcha 14 incluye unos primero y segundo contadores binarios 50 y 51. El primer contador binario 50 tiene un terminal de disparo conectado a la salida de la puerta de longitud de carrera 16 y un terminal de vaciado conectado a la salida del generador de impulsos de sincronización vertical 15, un terminal de rebosamiento conectado a una entrada del generador de impulsos 15, y un cierto número de terminales de salida



5 de dígitos conectados a los terminales de entrada de un lado
de un circuito de coincidencia 53. El segundo contador bi-
nario 51 tiene un terminal de disparo conectado a una sali-
da de una tercera puerta AND 54, un terminal de vaciado conec-
tado al terminal de señal de terminación de código del co-
10 dificador 17 y un cierto número de terminales de salida de
dígitos conectados a los terminales de entrada del otro lado
del circuito de coincidencia 53. La tercera puerta AND 54
tiene una entrada conectada al terminal de impulsos de reloj
del generador de impulsos 12 y su otra entrada conectada al
terminal Q de un cuarto circuito flip-flop 55. El circuito
flip-flop 55 tiene su terminal de activación conectado al
terminal de señal de terminación de codificación del codifi-
cador 17 y su terminal de reposición conectado al terminal
15 de impulsos de sincronización horizontal de generador de im-
pulsos 12. Una salida del circuito de coincidencia 53 está
conectada al terminal de disparo de un quinto circuito flip-
flop 56, cuyo terminal de reposición está conectado al ter-
minal de impulsos de sincronización horizontal del genera-
20 dor de impulsos 12. El terminal Q del circuito flip-flop
56 está conectado a una entrada de una quinta puerta NAND 57
cuya otra entrada está conectada a una salida de un quinto
inversor 58. El inversor 58 tiene una entrada conectada al
terminal de impulsos de borrado del generador de impulsos
25 12. Una salida de la puerta NAND 57 está conectada a una
entrada de un sexto inversor 59 que tiene una salida que sir-
ve como salida del generador de impulsos de puesta en mar-
cha 14.

30 La puerta de longitud de carrera 16 incluye
una cuarta puerta AND 60 que tiene una entrada conectada al



5 terminal de impulsos de reloj del generador de impulsos 12
mientras que su otra entrada está conectada al terminal de
salida del segundo circuito flip-flop 47. Una salida de la
cuarta puerta AND 60 sirve como terminal de salida de la
puerta de longitud de carrera 16. El terminal de salida de
la puerta 16 está conectado al codificador 17 que produce
una señal de terminación de codificación en el terminal de
terminación de codificación. El terminal de salida del co-
10 dificador 17 está conectado al modulador 18 que modula la
señal codificada por una señal portadora.

15 Durante el funcionamiento, cuando el generador
de impulsos 12 produce en el terminal de señales de impul-
sos de reloj la señal de impulsos de reloj que se represen-
ta en la figura 2A se elige la frecuencia de repetición de
la señal de impulsos de reloj para que corresponda a la an-
chura horizontal deseada del elemento de imagen de la infor-
mación de imagen. Por otra parte, el generador de señales
de facsimil 11 produce una señal de facsimil del tipo repre-
sentado en la figura 2B. La señal de facsimil consiste en
20 señales de espacio S_1 , S_2 , S_3 y S_4 , y en señales de marca-
ción M_1 , M_2 y M_3 . La señal de facsimil se aplica a una en-
trada de la primera puerta NAND 34. El multivibrador monoes-
table 35 produce una corta señal de marcación en la por-
ción delantera de la señal de facsimil. La señal de marca-
25 ción se aplica a la puerta NAND 34 con la señal de facsimil
con lo cual la porción delantera de la señal de facsimil es
obligada a tomar la forma de un espacio. La señal de facsi-
mil es invertida por la puerta NAND 34 y es aplicada a tra-
vés de un inversor 36 a una entrada de la puerta NAND 37 y
30 directamente a la puerta NAND 38. Las puertas NAND 37 y 38



-5

acoplan la señal de facsimil aplicada con la señal de impulsos de reloj para realizar un muestreo de la señal de facsimil con la señal de impulsos de reloj, con lo cual dichas señales de impulsos, tales como pueden verse en las figuras 2C y 2D, aparecen en las salidas de las puertas NAND 37 y 38, respectivamente. Las señales muestreadas son invertidas por los inversores 39 y 40 respectivamente. El circuito flip-flop 43 es disparado por la señal de terminación de codificación procedente del codificador 17 y vuelve a cero bajo el efecto de la señal de impulsos de sincronización vertical, y produce una señal lógica "1" en el terminal Q y una señal lógica "0" en el terminal \bar{Q} , cuando una de las señales de marcación de la señal de facsimil ha de ser codificada y una señal lógica "0" en el terminal Q y una señal lógica "1" en el terminal \bar{Q} , cuando una de las señales de espacio ha de ser codificada. En este caso, cuando una de las señales de marcación ha de ser codificada, solamente la segunda puerta AND deja pasar a través de ella la señal de espacio muestreada según se representa en la figura 2E. La señal de espacio muestreada atraviesa la puerta NOR 44 y el inversor 45 y se aplica a una entrada de la cuarta puerta NAND 46.

Por otra parte, el primer contador binario 50 cuenta y almacena el número de impulsos de reloj que han atravesado la puerta de longitud de carrera 60 hasta que el contador 50 sea vaciado por el impulso de sincronización vertical. Concretamente, el contador binario 50 memoriza el punto posterior de la última señal de marcación o de espacio codificada en el medio de registro 23. El contador binario 50 se satura y una señal de terminación de muestreo de infor-

422856



5 mación 1-H aparece en el terminal de rebosamiento del conta
dor 50. La capacidad del contador 50 se elige de tal mane-
ra que el contador sea saturado cuando el contador 50 ha con-
tado el número de impulsos de reloj igual al de los elemen-
tos de imagen situados en una línea horizontal. El cuarto
circuito flip-flop 55 es disparado por la señal de termina-
ción de codificación procedente del codificador 17 y produ-
ce a su salida una señal lógica "1", que se aplica a una en-
trada de la puerta AND 54. A continuación la puerta AND
10 deja pasar a través de ella la señal de impulsos de reloj
que se aplica al terminal de disparo del segundo contador
binario 51. Seguidamente, el contador 51 cuenta el número
de impulsos de reloj hasta que el cuarto circuito flip-flop
55 vuelva a cero bajo el efecto del impulso de sincroniza-
ción horizontal. Cuando el número de los impulsos de reloj
15 contados por el segundo contador binario 51 coincide con el
del primer contador binario 50, el circuito de coincidencia
53 produce una señal lógica "1", es decir una señal de coin-
cidencia que se aplica al terminal de disparo del quinto
circuito flip-flop 56 el cual produce entonces una señal
20 lógica "1" que se aplica a la quinta puerta NAND 57. Mien-
tras el impulso de borrado horizontal no aparece, la puerta
NAND 57 produce una señal lógica "0" que es invertida por
el inversor 59 tomando la forma de una señal lógica "1" es
15 decir la señal de puesta en marcha, según se representa
en la figura 2F. La señal de puesta en marcha se aplica al
terminal de activación del circuito flop-flop 47 y a la
otra entrada de la puerta NAND 46. Por tanto, a la salida
de la puerta NAND 46 aparece una señal que se representa en
30 la figura 2G, y el borde delantero de esta señal dispara el

422856



5 circuito flip-flop 47. Seguidamente, el circuito flip-flop
47 produce un impulso de control de puerta de longitud de
carrera como se representa en la figura 2H. El impulso de
control de puerta de longitud de carrera se aplica a una
10 entrada de la puerta AND 60 la cual entonces deja pasar a
través de ella durante la anchura de impulso del impulso de
control de puerta de longitud de carrera los impulsos de re-
loj que se representan en la figura 2J. Concretamente, la
señal de marcación M_2 es muestreada con los impulsos de re-
loj. La señal muestreada procedente de la puerta AND 60 es
15 codificada por el codificador 17 y a continuación modulada
por el modulador 18.

Haciendo ahora referencia a las figuras 3A,
3B, 4A, 4B y 4C, se explica más detalladamente en lo que si-
gue el funcionamiento del sistema de la figura 1.
15

Por ejemplo, cuando el medio de registro 23
soporta una información fotográfica del tipo representado
en la figura 3A, la señal de facsimil procedente del genera-
dor 11 tiene la forma de onda representada en la figura 3B.
20 La bobina de deflexión del tubo de punto explorador es ener-
gizada por la señal de deflexión según se representa en la
figura 4A de modo que la señal de facsimil representada en
la figura 3B aparece repetidamente como se representa en la
figura 4B. Por ejemplo, cuando es preciso codificar la se-
ñal de marcación M_1 , se muestrea la señal de marcación M_1
25 con los impulsos de reloj por la puerta de longitud de ca-
rrera 16. La señal de marcación muestreada M_1 se aplica al
codificador 17 que produce entonces una señal codificada M_1
entre el instante T_1 y otro instante T_2 en la figura 4C. El
30 codificador está adaptado para producir la señal de termina-

422856



5 ción de codificación en el momento T_2 , un dígito antes del momento en que se termina la codificación. Por tanto el codificador 17 recibe la siguiente señal de espacio S_1 muestreada a partir de la puerta de longitud de carrera 16 durante el intervalo de tiempo que transcurre entre el instante T_2 y el instante T_3 . El codificador 17 produce la señal codificada S_1 entre el instante T_3 y el instante T_6 . Cuando se ha terminado la codificación de la señal de espacio S_4 , el codificador 17 produce la señal de terminación de codificación. Al mismo tiempo, el primer contador binario 50 produce la señal de terminación de muestreo de información 1-H en el terminal de rebosamiento del mismo. La señal de terminación de codificación y la señal de terminación de muestreo de información 1-H se aplican al generador de impulsos de sincronización vertical 15 el cual produce entonces la señal de impulsos de sincronización vertical a su salida. La señal de impulsos de sincronización vertical energiza el excitador 28 el cual energiza por tanto el motor primario 27. El motor primario 27, al ser energizado, acciona el dispositivo de avance 24, el cual desplaza el medio de registro en una longitud predeterminada que corresponde a la longitud vertical de un elemento de imagen de la información situada en el medio de registro 23. A continuación, el sistema general repite el mismo funcionamiento descrito más arriba para captar otra parte de la información de imagen situada en la siguiente línea horizontal.

Ya que aparentemente el sistema del invento explora repetidamente el medio de registro con el punto explorador a lo largo de la misma línea de exploración horizontal hasta completar la información de imagen codificada



en la línea de exploración horizontal, el sistema del invento es de construcción sencilla y no necesita dispositivos de memoria costosos.

5 En el sistema descrito más arriba existe el problema que consiste en que puede funcionar equivocadamente debido a perturbaciones externas indeseadas tal y como se menciona en lo que sigue.

10 La figura 5A representa una parte de un medio de registro en el cual la información de imagen gráfica está indicada por medio de sombreado. Cuando, por ejemplo, el medio de registro es explorado en primer lugar con el punto explorador a lo largo de la línea de exploración m_1 , una señal de facsimil que tiene una forma de onda representada en la figura 5B es producida por el generador de señal de facsimil 11. Si la siguiente exploración se realiza a lo largo de otra línea de exploración m_2 en razón de las perturbaciones externas tales como las fluctuaciones de la tensión de la fuente de alimentación eléctrica, entonces la señal de facsimil presenta la forma de onda que se representa en la figura 5C. Ya que en este caso la señal de puesta en marcha procedente del generador de señal de puesta en marcha 14 es ascendente como se representa en la figura 5D, la señal de control de puerta de longitud de carrera presenta una forma de onda del tipo representado en la figura 5E. En este caso, el sistema funciona aparentemente de manera equivocada.

25 Para aportar una solución a este problema que se presenta en el sistema de la figura 1, se proporciona un sistema mejorado de captación y transmisión de imagen de acuerdo con el invento, el cual se representa en la figura 6.

422856



5 Este sistema particular incluye la misma construcción que el de la figura 1, salvo que el dispositivo de control 13 de puerta de longitud de carrera está dotado además de un circuito de corrección 70 intercalado entre la cuarta puerta NAND 46 y el segundo circuito flip-flop 47.

10 En la figura 7, se ilustra un modo de realización preferido del circuito de corrección que incluye un séptimo inversor 71 que tiene un terminal de entrada conectado al terminal de salida de la cuarta puerta NAND 46 y un octavo inversor 72 que tiene un terminal de entrada conectado al terminal de salida del sexto inversor 59. El terminal de salida del octavo inversor 72 está conectado a un terminal de entrada de un segundo multivibrador monoestable 73 el cual se sitúa en un estado casi estable durante un tiempo preelegido
15 ligeramente más largo que la frecuencia de repetición del tren de impulsos de reloj al ser disparado por un impulso. El terminal de salida del multivibrador monoestable 73 está conectado a un terminal de entrada de un noveno inversor 74. Los terminales de salida de los séptimo y noveno inversores
20 71 y 74 están conectados a los terminales de entrada de una quinta puerta NAND 75 que tiene unos terminales de entrada conectados al terminal de reposición del circuito flip-flop 47.

25 Se describirá ahora el funcionamiento del circuito de corrección 70 de la figura 7 haciendo referencia a las figuras 8A y 8J.

30 La figura 8A representa las formas de onda de los impulsos de reloj generados por el generador de impulsos 12. En este caso, se supone que dos señales de facsimil sucesivas generadas por el generador de señal de facsimil 11

422856



5 presentan las formas de onda que se representan en las figuras 8B y 8C. Como se representa en las figuras 8B y 8C, las dos señales de facsimil sucesivas contienen señales de espacio S_1 , S_2 y S_3 , y unas señales de marcación M_1 y M_2 . Se supone igualmente que la señal de facsimil siguiente es errónea porque la señal de marcación M_2 indicada por sombreado de la siguiente señal de facsimil es más corta que la anterior en un error periódico ΔM según se representa en la figura 8C. Cuando la señal de marcación M_2 ha de ser codificada, la señal muestreada que aparece en el terminal de salida de la puerta NAND 46 tiene la forma de onda representada en la figura 8D, y por otra parte una señal de puesta en marcha procedente del generador de señal de puesta en marcha 14 tiene la forma de onda representada en la figura 8E. La señal muestreada procedente de la puerta NAND 46 se aplica al séptimo inversor 71 que produce una señal que tiene una forma de onda.

15 La señal de puesta en marcha procedente del generador de señal de puesta en marcha 14 se aplica a través del octavo inversor 20 72 al segundo multivibrador monoestable 73 el cual produce entonces un impulso que tiene la forma de onda representada en la figura 8F. La señal de impulsos es invertida por el noveno inversor 74 y se transforma en un impulso que tiene la forma de onda representada en la figura 8G.

25 Los impulsos de la fig.8G. se aplican a la puerta NAND 75 la cual produce entonces un tren de impulsos que tiene la forma de onda que se representa en la fig.8H. De este modo, el segundo circuito flip-flop 47 produce un impulso que se aplica a la otra entrada de la puerta NAND 84. Por tanto, el primer impulso



5 de la señal procedente de la puerta NAND 46 es bloqueado por la puerta NAND 84 y una señal de impulsos que tiene la forma de onda de la figura 8J aparece a la salida de la puerta NAND 84 y se aplica al segundo circuito flip-flop 47. Por consiguiente el segundo circuito flip-flop 47 produce un impulso de puerta de longitud de carrera que tiene la forma de onda representada en la figura 8K.

10 Como se ve en la descripción que antecede, el sistema de la figura 6 que incluye el circuito de corrección 70 considera el periodo de error ΔM como una señal de marca-
ción o de espacio de un elemento de imagen cuando el periodo ΔM es igual o superior a dos elementos de imagen. Cuando el periodo de error ΔM es inferior a dos elementos de ima-
gen, el sistema de la figura 6 desprecia el periodo de error ΔM . Se entenderá que la desviación de la línea de explora-
ción del punto explorador es más importante en la porción marginal de una representación gráfica o parecida en el me-
dio de registro. En este caso, el sistema de la figura 6 representa la porción marginal por líneas alternas de marca-
ción y espacio de una longitud de un elemento de imagen concretamente mediante una línea interrumpida.

15 Se observará en la descripción detallada que antecede que se ha proporcionado un sistema mejorado de captación y transmisión de imagen. El sistema descrito es sencillo y económico.

20 Se entenderá que el invento no ha de limitarse a la construcción exacta que ha sido representada y descrita y que pueden realizarse numerosos cambios y modificaciones sin alejarse del espíritu y alcance del invento tal como están definidos en las reivindicaciones adjuntas.

30



REIVINDICACIONES

5
10
15
20
25
30

1. Sistema captador y codificador de información de imagen fotográfica para captar y codificar una información de imagen fotográfica soportada por un medio de registro, que incluye un generador de señales de facsimil para producir repetidamente señales de facsimil que representan cada una una información de imagen situada en una línea horizontal, incluyendo dicha señal de facsimil por lo menos una señal de espacio; un generador de señal de arranque para producir una señal de arranque; un generador de impulsos para producir un tren de impulsos de reloj y un tren de impulsos de borrado; un controlador de puerta de longitud de carrera para producir un impulso de puerta de longitud de carrera de acuerdo con dicha señal de facsimil, dichos trenes de impulsos de reloj y de impulsos de borrado, incluyendo dicho controlador de puerta de longitud de carrera un dispositivo de superposición de señales de marcación para superponer una señal de marcación en la porción delantera de dicha señal de facsimil, un circuito de muestreo para tomar una muestra de dichas señales de marcación y de espacio con dicho tren de impulsos de reloj, un selector de marcación-espacio que deja pasar selectivamente a través de él una de las señales de marcación y de espacio de la muestra, y un dispositivo de puerta para producir dicho impulso de puerta de longitud de carrera que sube cuando sube dicha señal de arranque y que disminuye cuando sube el impulso delantero de una de dichas señales de marcación y de espacio de la muestra; una puerta de longitud de carrera que deja pasar a través de ella los impulsos de reloj al ser energizada por dicho impulso de puerta de longitud de carrera; un codificador para codificar los impulsos de reloj



1974

5 que atraviesan dicha puerta de longitud de carrera, que está
caracterizado porque dicho dispositivo de puerta incluye una
primera puerta para hacer pasar a través de ella una de di-
chas señales de marcación y de espacio de la muestra proce-
dente de dicho selector de marcación-espacio al ser dispara-
da por dicha señal de arranque, un circuito de corrección
para eliminar el impulso delantero de los impulsos proceden-
tes de dicha primera puerta y un circuito flip-flop para pro-
ducir dicho impulso de puerta de longitud de carrera que su-
be cuando dicha señal de arranque sube y que disminuye al
10 subir el impulso delantero de los impulsos procedentes de di-
cho circuito de corrección.

15 2. Sistema captador y codificador de información
de imagen fotográfica según la reivindicación 1, caracteriza-
do porque dicho circuito de corrección incluye un generador
de impulsos de eliminación de error para producir un impulso
de eliminación de error que dura a partir del momento en que
se eleva dicha señal de arranque, durante un tiempo predeter-
minado ligeramente superior a la frecuencia de repetición de
20 dicho tren de impulsos de reloj, y una segunda puerta conec-
tada a dicha primera puerta para impedir que un impulso pase
a través de ella al ser energizada por dicho impulso elimina-
dor de error.

25 3. Sistema captador y codificador de información
de imagen fotográfica según la reivindicación 2, caracteri-
zado porque dicho generador de impulsos de eliminación de
error incluye un multivibrador monoestable dispuesto de tal
manera que esté en el estado casi estable durante un tiempo
ligeramente mas largo que la frecuencia de repetición de di-
30 cho tren de impulsos de reloj.





5 JUN 1974

4. Se reivindica por último como objeto sobre el que ha de recaer la patente de invención que se solicita: "SISTEMA CAPTADOR Y CODIFICADOR DE INFORMACION DE IMAGEN FOTOGRAFICA".

5

Todo conforme queda descrito y reivindicado en la presente Memoria descriptiva que consta de veinte páginas mecanografiadas y dibujos adjuntos.

Madrid, 1 de Febrero de 1.974

10

BERNARDO UNGRIA

P.P.

15

422356



FIG. 1-a




FIG. 1-a FIG. 1-b

ESCALA VARIABLE
 Madrid, 1 de Febrero 1.974
 BERNARDO UNGRIA
 P.P.

422856



FIG. 1-b




FIG. 1-a | FIG. 1b

ESCALA VARIABLE
Madrid, 1 de Febrero 1.974
BERNARDO UNGRIA
p.p.

FIG. 2A

422956



FIG. 2B




FIG. 2C



FIG. 2D




FIG. 2E



FIG. 2F




FIG. 2G




FIG. 2H



FIG. 2J



ESCALA VARIABLE

Madrid, 1 de Febrero de 1.974

BERNARDO UNGRIA

p.p.

422856



FIG. 3A




FIG. 3B




FIG. 4A



FIG. 4B





FIG. 4C



ESCALA VARIABLE
 Madrid, 1 de Febrero 1.974
 BERNARDO UNGRIA
 P.P. / 12

422856



FIG. 5A




FIG. 5B




FIG. 5C





FIG. 5D



FIG. 5E



FIG. 7



ESCALA VARIABLE

74 Madrid, 1 de Febrero de 1.974

BERNARDO UNGRIA

p.p.

422856



FIG. 6-a




FIG. 6-a FIG. 6-b

ESCALA VARIABLE
 Madrid, 1 de Febrero 1.974
 BERNARDO UNGRIA

p.p.

15

422050
 5 JUN 1974
 PATENT OFFICE

FIG. 6-b




FIG. 6-a FIG. 6-b

ESCALA VARIABLE
 Madrid, 1 de Febrero 1.974
 BERNARDO UNGRIA
 P.P.

422056



FIG. 8A




FIG. 8B




FIG. 8C



FIG. 8D



FIG. 8E




FIG. 8F




FIG. 8G




FIG. 8H



FIG. 8J

ESCALA VARIABLE
Madrid, 1 de Febrero de 1.974

BERNARDO JINGRIA
FIG. 8K
p.p.