



415419

P.- 54.363

BD-9048-SP

F.C. 7-6-75

415419
Int. Cl.²: H03K

MEMORIA DESCRIPTIVA

para solicitar PATENTE DE INVENCION por 20 años

a nombre de UNION CARBIDE CORPORATION

entidad norteamericana

con domicilio en 270 Park Avenue, Nueva York, Nueva York,
10017, Estados Unidos de América.

por: " UNA DISPOSICION DE CIRCUITO DE CALIBRACION DE UNA
SEÑAL ELECTRONICA "

(Clase Internacional H03k)

415419



La presente invención se refiere a un circuito para utilizarlo en la calibración de una señal electrónica. Más particularmente, la presente invención se refiere a un circuito destinado a proporcionar una señal de salida digital que constituye una fracción o múltiplo deseado de una señal de entrada analógica.

En diversos dispositivos de medición electrónica se desarrolla una señal eléctrica analógica proporcional a un parámetro en particular, por ejemplo la temperatura, la intensidad luminosa, etc., y esta señal se convierte a la forma digital y finalmente a una "lectura" numérica. Frecuentemente la señal analógica se encuentra "fuera" de valor en cierta cantidad, debido posiblemente a variaciones normales de la red de alimentación de corriente alterna y similares, en cuyo caso era costumbre ajustar la señal analógica, es decir calibrar, mediante variaciones potenciométricas a tanteo y similares. Esta manera de encarar el problema toma mucho tiempo y depende en cierto grado de la habilidad y preparación del individuo que realiza los ajustes.

Es, por lo tanto, el objeto de la presente invención proporcionar un circuito que permite calibrar rápida y simplemente una señal digital que corresponde a una señal de entrada analógica.

El objeto y las ventajas de la presente

415419

30



invención se desprenden de la siguiente descripción detallada de la misma, que debe tomarse al sólo título de ejemplo, considerada con referencia a los dibujos que se acompañan, en los cuales:

5 La figura 1 es una representación esquemática de medios para obtener una impresión numérica de datos de un analizador químico de tipo centrífugo;

10 La figura 2 ilustra esquemáticamente el circuito de calibración de la presente invención en forma de diagrama de bloques;

 La figura 3 juntamente con la figura 3(a) muestra una etapa multiplicadora de regimen binario convencional e ilustra las señales de salida obtenidas para un código decimal determinado;

15 Las figuras 4(a), 4(b) y 4(c) muestran en conjunto esquemáticamente una realización particular de la presente invención;

20 La figura 5 muestra el funcionamiento general de la operación de conmutación en un multiplicador de regimen binario;

 Las figuras 6 y 6(a) muestran un analizador químico centrífugo que se puede utilizar en combinación con el circuito de calibración de la presente invención; y

25 La figura 7 muestra el analizador de la figura 6 en combinación con el circuito de calibración de la fi-

415419



gura 4 de los dibujos que se acompañan.

Con referencia a los dibujos que se acompañan, la figura 1 de los mismos muestra esquemáticamente una disposición de diagrama de bloques para obtener datos de absorción para un analizador de tipo centrífugo. En la figura 1 de los dibujos que se acompañan, se ilustra un disco giratorio 1, hecho por ejemplo adecuadamente de Teflon (Marca de comercio de E.I. DuPont de Nemours) que tiene cavidades 3 y 5 desde las cuales una muestra de líquido, por ejemplo suero sanguíneo, y un reactivo líquido se hacen pasar por fuerzas centrífugas, debida a la rotación del disco giratorio 1, hacia la cámara 7, y mezclar y reaccionar en la cubeta de comunicación 9. Una pluralidad de estas disposiciones de cavidad, por ejemplo treinta, se disponen alrededor de la periferia del disco giratorio 1 y comunican respectivamente con una pluralidad de cubetas alineadas radialmente en una pieza anular registrable 21. El grado de reacción que ocurre en las cubetas 9 se mide fotométricamente mediante el empleo de la fuente luminosa 11 y un detector fotomultiplicador convencional 13 que suministra una señal relacionada con la absorción luminosa, es decir la densidad óptica del líquido contenido en las cubetas transparentes 9 al amplificador 15 que es convenientemente un amplificador logaritmico. La señal analógica amplificada se transmite

415419



a un convertidor convencional de análogo a digital
17 que incluye por ejemplo un dispositivo del tipo de-
tector de nivel de cresta. La señal digital obtenida se
transmite a la unidad de almacenamiento convencional 19,
5 por ejemplo los registradores de cambios Signetics. In-
corporated 2005 y 2004 conectados en serie, y en un mo-
mento deseado se trasfiere información binaria en para-
lelo a un convertidor 21 convencional de binario a bi-
nario codificado decimal y la señal en forma decimal se
10 transmite a la unidad lógica impresora 23, que incluye
por ejemplo circuitos impulsores de volante de código
normalizado y circuitos impulsores de solenoide, y se
obtiene una impresión, expresada en unidades de absor-
ción luminosa, en impresor 25. El impresor 25 puede ser
15 una unidad disponible en el comercio tal como Moduprint
Mode A obtenible en Practical Automation Inc.. Ordinaria-
mente, se dispone un líquido normalizado de absorción lu-
minosa, es decir densidad óptica, conocida inicialmente
en la cubeta 9 y el valor obtenido en el impresor 25 se
20 compara con la absorción luminosa conocida del patrón.
Si existe una diferencia de valor, se realiza un ajuste,
es decir una calibración de la señal de entrada analó-
gica, por ejemplo mediante el ajuste potenciométrico in-
dicado en 27. Este ajuste puede ser tedioso, tomar tiem-
25 po, y depende en mayor o menor grado de la habilidad e

415419



instrucción del individuo interviniente.

Estas dificultades se evitan de acuerdo con la presente invención por la disposición del circuito ilustrada en forma de diagrama de bloques en la figura 2 de los dibujos que se acompañan, donde se ha eliminado el ajuste analógico 27 y se ha agregado un circuito de calibración que comprende etapas multiplicadoras de régimen binario en cascada 36, 38, 40 y 42, el contador binario 30, medios divisores 36 y el circuito de reconocimiento de cero a treinta y cinco. Con referencia a la figura 2 de los dibujos que se acompañan, la información binaria correspondiente a la absorción luminosa medida de la muestra de la cubeta 9, proporcionada inicialmente por una señal de entrada analógica sin calibrar, se trasfiere a un contador binario convencional de "cuenta descendente" 30, por ejemplo por aplicación de una señal procedente de un generador de pulsos convencional 20. Los pulsos de reloj 32, disponibles también en un generador de pulsos convencional, se aplican por medio de la compuerta 34, y se dividen por 10 en 36, empleando por ejemplo un contador decimal convencional, y los pulsos resultantes que aparecen en 38 hacen que el contador binario 30 descuenta hasta cero, en cuyo momento la señal de inhibición del circuito de reconocimiento de "cero" 35 evita que otros pulsos de reloj 32 alcancen al contador bina-

415419



rio 30, y el contador se detiene. Si la serie de pulsos de reloj que alcanzan al contador binario 30 (que corresponden a la absorción luminosa, o densidad óptica, "tal como se mide" de la muestra) se consideran representados por F, en tal caso se aplicarán 10F, es decir diez veces más pulsos, a la disposición multiplicadora de regimen binario que comprende BRM-Nº1, BRM-Nº2, BRM-Nº3 BRM-Nºn indicada en 36, 38, 40 y 42 respectivamente. Tal como se describe en forma más completa en lo que sigue mediante el ajuste apropiado de los conmutadores o selectores decimales Nº 1, Nº 2, Nº 3 y Nº n, indicados en 44, 46, 48 y 50, para obtener factores A_1 , A_2 , A_3 y A_n , los 10F pulsos aplicados en 52 pueden multiplicarse por un factor de desde 0,00 a 9,99 (y mayor) y aplicarse por intermedio del contador 54 tipo BCD a un impresor. De hecho, ello proporciona una multiplicación de F (valor de absorción) por un factor K de desde 0,00 a 9,99 (y mayor). Por lo tanto, conocida la magnitud en que ésta "afuera" la lectura de absorción (determinada por ejemplo por una medición previa con un patrón) puede realizarse un ajuste preciso de la multiplicación K empleando los conmutadores decimales 44, 46, 48, etc., tal como se describirá más abajo. El valor calibrado para la absorción luminosa se aplicará entonces al impresor simultaneamente con la terminación del descuento del contador binario 30 hasta

415419

30



cero. De esta manera, la conversión de los datos "tal como fueron medidos" sin corregir en un valor calibrado ocurre simultáneamente con el recuento de los datos no corregidos.

5 La figura 3 de los dibujos que se acompañan ilustra una etapa de un multiplicador de régimen binario que puede considerarse correspondiente al estado BRM-Nº 1 indicada con el símbolo de referencia 36 en la figura 2 y 4 de los dibujos que se acompañan. Las restantes etapas en cascada BRM-Nº 2, BRM-Nº 3... BRM-Nºn, son idénticas. En la etapa BRM ilustrada en la figura 3 de los dibujos que se acompañan incluye cuatro "canales" 101, 201, 301 y 401, cuyas salidas en paralelo aparecerán en 105 bajo condiciones que se describirán luego en forma más completa.

10
15 El canal 101 incluye un inversor convencional 69, compuertas "NY" convencionales 61 y 69 (que, por definición, proporcionan un pulso de salida de sentido negativo cuando todas sus señales de entrada son positivas) y un conmutador SW5, que puede ser accionado ya sea eléctrica o mecánicamente para proporcionar una señal apropiada a través del conector 140 que "abre" la compuerta "NY" 61 (cuando todas las otras señales aplicadas a la compuerta se encuentran en niveles apropiados). El canal 201 comprende un inversor similar 73, compuertas "NY" 71 y 63, y 20
25 conmutador SW2. El canal 301 comprende similarmente el in-

415419

30



5 versor 77, compuertas "NY" 75 y 65 y conmutador SW1', y
el canal 401 comprende la compuerta "NY" 67 y el conmutador SW1. La compuerta 79 permite el paso de un pulso de "llevar" a la siguiente etapa BRM en cascada (por ejemplo BRM-Nº 2) a través del inversor 81 cuando el contador decimal 104 ha contado hasta un valor de "9", según se describirá luego. La etapa multiplicadora de regimen binario de la figura 3 de los dibujos que se acompañan incluye también un contador decimal convencional 104 que se ilustra esquemáticamente en la figura 3 (a) de los dibujos que se acompañan. La figura 3(a) de los dibujos que se acompañan muestra el contador decimal 104 que comprende cuatro etapas convencionales, a saber cuatro multivibradores biestables disparables indicados en 501, 503, 10 505 y 507. Al aplicar una señal F al contador, el borde posterior o de caída de los pulsos de F hace que el contador adopte un nuevo estado o cuenta. Hay diez estados separados que puede adoptar el contador (estado es una combinación particular de salidas Q_1 , Q_2 , Q_4 y Q_8) de manera que el contador es un contador decimal. Cuando el contador cuenta hasta "9", el siguiente pulso F es "llevado" (a la siguiente etapa BRM conectada en cascada) según se indica en 506. Asimismo, de manera convencional, el contador es en este momento repuesto o "limpiado" por intermedio de la compuerta "508". Las relaciones de tiempo 15 20 25

415419



de las señales de salida Q_1 , Q_2 , Q_4 y Q_8 pueden verse en la figura 3 de los dibujos que se acompañan.

En el funcionamiento, para la polaridad en particular de las señales indicadas en el diagrama de tiempo de pulsos de la figura 3 de los dibujos que se acompañan (suponiendo que todos los conmutadores SW5, SW2, SW1, y SW1 están habilitados para abrir la compuerta 61, 63, 65 y 67) cada vez que F es "uno" (o sea alto) y Q_1 es "cero" (o sea bajo) la compuerta 61 estará "conectada" y aparecerá en 105 una salida f5 de cinco pulsos F, por cada diez pulsos F aplicados. (Las salidas f5, etc., en realidad están invertidas con respecto a la posición ilustrada pero se han dibujado de ese modo con el objeto de simplificar). Asimismo, cada vez que F vale "uno", Q_1 es "uno" y Q_2 es "cero" (aplicándose el "uno" a la compuerta 63 a través de la compuerta "NY" 71), la compuerta 63 será "uno" y aparecerá en 105 una salida f2, de dos pulsos F por cada diez F pulsos aplicados. Una señal positiva en 147 aplicada a la compuerta 69 cuando Q_1 es "uno" indica al segundo canal y subsiguientes que una etapa BRM anterior se encuentra en "llevar" y la compuerta "NY" 70 provocará la aplicación de un "1" a la compuerta 63. La primera etapa BRM no tiene etapa previa, y esta indicación no es esencial. Sin embargo, en las etapas BRM en cascada que siguen, se requiere la indicación "llevar" para obtener sa-

30



415419

lidas no coincidentes desde las etapas en cascada.
Del mismo modo, cada vez que F es "uno", Q_1 es "uno",
 Q_2 es "uno" (siendo invertido dos veces el 71 y 73) y
 Q_4 es "cero" (se aplica "uno" a la compuerta 65 a través
5 de la compuerta "NY" 75) la compuerta 65 está "conectada"
y aparece en 105 una salida fl', de un pulso F por cada
diez pulsos F aplicados. Del mismo modo, siempre que F
es "uno", Q_1 es "uno", Q_2 es "uno", Q_4 es "uno" y Q_8 es
"cero", la compuerta 67 está "conectada" y aparece en 105
10 una salida fl de un pulso F por cada diez F pulsos apli-
cados. No es necesario aplicar la salida Q_8 a la compuer-
ta 67 bajo estas condiciones dado que es inherente en un
contador decimal que Q_8 es "cero" cuando Q_1 , Q_2 y Q_4 son
"uno". Tal como se desprende de la descripción que antece-
15 de cada uno de los canales de la etapa BRM proporciona
señal de salida (con la habilitación correspondiente de
su conmutador) cuando F es "uno", la salida de su etapa
contadora correspondientes es "cero" (es decir de pola-
ridad opuesta), y todas las salidas de las etapas conta-
20 doras anteriores (si existen) son "uno" (igual polaridad
que F). También puede notarse que el contador adopta un
nuevo estado en el borde posterior o de salida de cada
pulso F (estado que es una combinación de señales parti-
cular de las salidas Q_1 , Q_2 , Q_4 y Q_8). En consecuencia,
25 ninguna de las salidas f5, f2, fl' y fl coinciden como se

415419³⁰



ve en la figura 3 de los dibujos que se acompañan. El pulso de "llevar" proporcionada a través del inversor 81 cada vez que se han aplicado diez pulsos F al contador 104, se aplica a la etapa BRM que sigue en cascada

5 38 en el contador 104' ilustrado en la figura 4 (b) de los dibujos que se acompañan, donde se duplica exactamente la relación señal-tiempo de la figura 3 de dichos dibujos, teniendo en cuenta que se aplica un pulso F a la etapa BRM 38 por cada diez pulsos F aplicados a la etapa

10 BRM previa 36. También se aplica el pulso de "llevar" a la compuerta "NY" 69' de la segunda etapa 38 BRM en cascada para indicar a los canales de esa etapa que la etapa BRM anterior está en estado de "llevar". Se proporciona la misma disposición para todas las etapas en

15 cascada BRM subsiguientes lo cual asegura la falta de coincidencia de las salidas de pulsos de las respectivas etapas BRM. Las mismas circunstancias son aplicables a todas las etapas BRM en cascada subsiguientes. Ninguna de las salidas de las respectivas etapas BRM en cascada

20 coincidirá con ninguna otra etapa BRM en cascada. Debe notarse que las salidas de la etapa BRM ilustrada en la figura 3 de los dibujos que se acompañan aparecen en un código decimal de 5-2-1-1. Es decir, que los pulsos de salida aparecen en cualquier combinación de cifras de 1

25 a 9 por cada diez pulsos de entrada. Esta condición se

30
415419



logra aprovechando las salidas inherentemente disponibles en el contador decimal, tal como se ha descrito y por lo tanto se requiere un mínimo de circuito para obtener una salida codificada decimal 5-2-1-1 de la etapa BRM.

5 Mediante una combinación apropiada de las salidas de f5, f2, f1' y f1 disponibles en 105 de la etapa BRM 36 (ó de cualquier etapa BRM en cascada) es decir, mediante la administración selectiva de los conmutadores SW5, SW2, SW1', SW1, pueden obtenerse de 0 a 9 pulsos de salida por cada 10 pulsos de entrada. Ello de hecho permite lograr un factor de multiplicación de 0 a 0,9 en cada etapa BRM. Los conmutadores SW5, etc., pueden ser habilitados manualmente o por medios mecánicos, eléctricos o magnéticos, etc..

15 Sin embargo, se dispone en el comercio de conmutadores decimales que se pueden conectar para obtener un factor de multiplicación o un valor (A) que corresponde a un valor numérico "prefijado" según se ilustra con más detalle en la figura 4 de los dibujos que se acompañan. La figura 5 de los dibujos mencionados muestra esquemáticamente el funcionamiento general del conmutador de habilitación. Con SW5 en posición "conectado" la entrada de la compuerta 61 es el "alta" (ó sea uno). En la posición de "desconectado" la entrada a la compuerta 61 a través de 140 es tierra y la compuerta está "desconectada".

415419



Haciendo ulteriormente referencia a los dibujos que se acompañan, la figura 4 de los mismos muestra una realización particular de la presente invención. En la figura 4 que acaba de mencionarse, se indica en 80 un

5 contador binario convencional constituido por doce circuitos multivibradores biestables disparables convencionales 80(a) hasta 80(1). Cada una de las etapas de 80(a) hasta 80(1) invertirá su estado en el extremo de salida de una señal aplicada en su entrada T. Generalmente los

10 contadores se disponen de manera que efectúen una cuenta ascendente. Sin embargo, la realización de la figura 4 de los dibujos que se acompañan, por razones de rendimiento y conveniencia se dispone el contador para contar en sentido "descendente" conectado la salida \bar{Q} de cada una

15 de las etapas a la entrada T de la etapa subsiguiente. En consecuencia el estado o secuencia de número binario del contador (según datos binarios recibidos de la unidad de almacenamiento 19) es inversa del recuento normal, vale decir 0100... 0,1000... 0,0000 ... 0,1111....1,0111...1,

20 etc. Pueden obtenerse comercialmente contadores binarios del tipo anteriormente mencionado tal como por ejemplo el Texas Instrument Model SN74191. En el funcionamiento, los datos binarios almacenados en la unidad de almacenamiento 19 que representan por ejemplo un número tal como

25 "1000" en forma binaria, son trasferidos en paralelo al

415419

30



73

contador 80 a través de las compuertas 82 por aplicación de una señal en 84 procedentes de un generador de pulsos gatillado convencional tal como el que se indica en general en 20 de la figura 2 de los dibujos que se acompañan.

5 Se aplican pulsos de reloj 86 procedentes de un generador de pulsos convencional 21 también indicado en la figura 2 de los dibujos que se acompañan a través de la compuerta 87 a inversor 88 a una disposición contadora decimal convencional 90 que divide los pulsos de entrada por 10,

10 por razones que luego se explicarán con mayor claridad. Esta disposición puede ser un dispositivo comercial Texas Instrument Model SN74160 que proporciona un pulso de salida o "llevar" por cada diez pulsos de entrada. Los pulsos procedentes del dispositivo 90 se aplican por inter-

15 medio de un inversor 92 en 94 a la primera etapa 80(a) del contador 80. Si los pulsos aplicados en 81 se considera que sean F, los pulsos de 96 serán 10F. Los pulsos (F) aplicados en 81 hacen que el contador 80 cuente en sentido "descendente" hasta que los datos binarios de

20 la unidad de almacenamiento 19 descienda hasta cero. En ese momento, todas las entradas de la compuerta 98 procedentes del contador 80 son iguales ó "uno" y queda aplicada una señal de inhibición por intermedio del conector 100 que "desconecta" la compuerta 87 y detiene al conta-

25 dor 80. Concurrentemente con la cuenta "descendente" del

415419



contador 80 para los pulsos F (por ejemplo 1000 pulsos), se aplican 10 F pulsos (10.000 pulsos) en 102 al contador decimal 104 (por ejemplo el Texas Instrument Model SN74160) y las compuertas "NY" 61, 63, 65 y 67 de la etapa multiplicadora de regimen binario 36(BRM Nº 1). El funcionamiento de la etapa multiplicadora de regimen binario 36 (y cada etapa BRM en cascada subsiguiente es el descrito anteriormente con referencia a la figura 3 de los dibujos que se acompañan. Tal como se ha mencionado anteriormente con referencia a la figura 3 de los dibujos que se acompañan, la salida de la etapa BRM 36, que aparece en 105 en código decimal 5-2-1-1, depende de la condición de los conmutadores SW5, SW2, SW1' y SW1. La salida de la etapa BRM 36 puede por lo tanto variarse de 0 a $0,9 \times 10F$. Cada vez que el contador decimal cuenta hasta 10, se aplica un pulso de "llevar" por intermedio de la compuerta 106 y el inversor 108 al contador decimal 104' de la etapa BRM en cascada siguiente 38 y a las compuertas "NY" 61', 63', 65' y 67'. De esta manera, se aplica F (por ejemplo 1000) pulsos a la etapa BRM 38 por cada 10F (10000 pulsos) aplicados a la etapa BRM 36. De manera similar se aplican $1/10F$ (por ejemplo 100) pulsos por intermedio de la compuerta 112 y el inversor 114 al contador decimal 104" de la etapa BRM siguiente en cascada 40 y a las compuertas "NY" 61", 63", 65" y 67". De ese modo, en el lugar 105,



415419

según la condición de los conmutadores SW5 ... SW1 de las respectivas etapas BRM 36, 38 y 40, pueden obtenerse las salidas siguientes, que no son coincidentes:

54	0 hasta 0,9 X 10F	ó A ₁ X 10F
	0 " 0,9 X F	ó A ₂ X F
	0 " 0,9 X 1 _F	ó A ₃ X F
	<u>10</u>	<u>10</u>

10 Los pulsos de salida de 105 se aplican a la disposición contadora decimal codificada binaria 54 que comprende el contador de "unidades" 120, contador de "decenas" 122, contador de "centenas" 124 y contador de "unidades de mil" 126. Cada uno de los contadores 120, 122, 124 y 126 puede

15 ser un contador decimal idéntico al contador decimal 104, 104', etc.. Cuando estos contadores 120, 122, 124, 126 han terminado la "cuenta ascendente" de los pulsos recibidos desde BRM 36, 38 y 40, las respectivas señales Q₁, Q₂, Q₄, Q₈ se aplican a la lógica excitadora convencional

20 correspondiente 23 que o para la unidad impresora convencional 25, de manera conocida para obtener una lectura decimal.

25 A título de ejemplo específico, si el valor no corregido de la unidad de la unidad de almacenamiento 19 corresponde a 1000 (por ejemplo unidades de absorción lu-

415419³⁰



minosa) al cabo de aplicar 1000 (F) pulsos en 81 al contador 80, el contador 80 habrá "contado en sentido descendente" hasta cero y los pulsos quedarán inhibidos. Concurrantemente se aplicaron 10.000 pulsos (10F) en 102. Si se ha determinado que el factor de calibración general K debe ser 0,50 (es decir que el valor correcto de las unidades de absorción luminosa debe ser "500", los conmutadores de los BRM 36, 38 y 40 se ajustan de la manera siguiente:

5
10 (1) los contadores SW5, SW2, SW1' y SW1 del BRM 36 están todos "desconectados", es decir que proporcionan conexión de tierra en las entradas 140, 142, 144 y 146,

15 lo que se ilustra a título de ejemplo para la primera etapa del BRM 36 en la figura 5 de los dibujos que se acompañan, de manera que no aparece salida en 105 del BRM 36.

20 (2) el conmutador SW5 del BRM 38 está "conectado", los conmutadores SW2, SW1' y SW1 del BRM están "desconectados", de manera que aparecen 5 pulsos del BRM 38 en 105 por cada diez pulsos entregados a través del inversor 108. Es decir que aparece 0,5F pulsos en 105.

25 (3) los conmutadores SW5, SW2, SW1' y SW1 del BRM 40 están "desconectados". Por lo tanto no aparece salida en 105 del BRM 40.

415419

30



En la práctica, el ajuste deseado de los conmutadores SW5, etc., en los BRM respectivos se realiza empleando un conmutador decimal comercial tal como el Series 200 Type 214 Miniswitch (marca de fábrica de la Digitan Company) que puede obtenerse en Digitan Company y se indica esquemáticamente en 44, 47, 49 y 51. EL factor (A) correspondiente a cada uno de los BRM se obtiene ajustando los cuadrantes 47, 49 y 51 por medio de los "volantes" 53, 55 y 57 de manera que se obtenga directamente el valor (A) deseado. Unas conexiones mecánicas apropiadas 61, 63 y 65 proporcionan entonces la ubicación de conmutación adecuada para SW5. Así, para el ejemplo específicamente descrito, el cuadrante 47 se ajusta en "0", el cuadrante 49 se ajusta en "5" y el cuadrante 51 se ajusta en "0". Con el ejemplo que antecede, los pulsos aplicados al contador BCD 54, es decir, 0,5F (ó sea 500) proporcionan una salida codificada decimal de 0,5F (ó sea 500) en la unidad correspondiente a las "centenas" del contador BCD 54. El valor "corregido" o calibrado de "500" queda así impreso por el impresor 25. De manera similar, para el ejemplo dado, puede obtenerse cualquier valor calibrado desde 0 hasta 9990. Para obtener una precisión adicional de calibración, pueden disponerse etapas adicionales BRM en cascada tal como puede verse en 42. Esta adición de una etapa adicional permitirá que un (A) de 0 hasta 0,9

415419



se aplique a $\frac{1}{100}F$ pulsos lo cual permite extender el factor de calibración hasta "milésimas". Etapas adicionales permitirán la calibración hasta "diez milésimas" etc.. Con la disposición ilustrada en la figura 4 (a) de los dibujos que se acompañan, los pulsos F pueden multiplicarse por un valor de 0, hasta 99,99 (y más) agregando medios divisores de pulsos adicionales tal como puede verse en 150 de la figura 4 de los dibujos que se acompañan. La adición de otros medios divisores en serie con los medios divisores 90 permitirá que todos proporcionan un aumento adicional del factor de multiplicación por un factor de 10. Aún cuando la presente invención se ha descrito con referencia a circuitos que proporcionan una salida codificada decimal 5-2-1-1- a partir de las etapas multiplicadoras de regimen binario en cascada, los circuitos BRM pueden proyectarse para obtener otras salidas codificadas decimales tales como 8-4-2-1. Ello proporciona la combinación requerida de cifras de 1 a 9 (y más) al mismo tiempo que requiere algo más que el circuito mínimo utilizado con una salida codificada decimal 5-2-1-1. Estos elementos BRM que proporcionan una salida codificada 8-4-2-1 pueden obtenerse comercialmente, por ejemplo en el tipo Texas Instrument SN74167.

La figura 7 de los dibujos que se acompañan representa otra realización de la presente invención que se

415419

30 M



utiliza en combinación con el analizador ilustrado en las figuras 6 y 6(a) de dichos dibujos. El analizador ilustrado en la figura 6 ya mencionada, del tipo que se ha citado, comprende un disco de carga rotativo 1 que contiene 30 filas de cavidades indicadas en 302, teniendo cada fila una cavidad de suero 3, una cavidad de reactivo 5 y una cámara de mezcla 7. Cada fila de cavidades 302 está respectivamente alineada con una cubeta 9 del conjunto rotor 304. Al accionar el rotor, el suero y el reactivo son transferidos a través de los canales 306 hacia las respectivas cubetas 9. Las cubetas 9 una vez llenas giran rápidamente entre la fuente luminosa 11 y una unidad fotomultiplicadora convencional 13, por ejemplo a razón de 1000 vueltas por minuto que proporcionan señales eléctricas bajo la forma de pulsos a un amplificador convencional, por ejemplo un amplificador logarítmico 308. Las señales aplicadas al amplificador 308 tienen la forma de pulsos debido al efecto de interrupción del conjunto rotor 35. Es conveniente el empleo de un amplificador logarítmico debido al carácter inherentemente logarítmico del fenómeno de absorción de las reacciones suero-reactivo. La amplitud de los pulsos aplicados al amplificador 308 y los pulsos amplificados constituyen una medida del estado de reacción en las cubetas 9. Los pulsos de tensión del amplificador 308 se aplican a un detector

415419



de crestas convencional 310 que puede ser un módulo de-
- detector de crestas 4084/25 que puede obtenerse en Burr-
Brown Research Corporation. El detector de crestas 310
observa el valor de cresta de cada pulso aplicado y tras-
5 mite este valor al convertidor de analógico a digital 302
que puede ser un Teledyne Philbrick Nexus Model 4103 que
convierte las señales de cresta recibidas en un grupo de
pulsos del sistema numérico binario convencional, repre-
sentativos de la absorción luminosa de las cubetas 9.
10 Los pulsos del convertidor de analógico a digital 312
se trasfiere convencionalmente a una unidad de memoria o
almacenamiento 19. Los pulsos se transfieren luego en el
momento conveniente al contador binario 30 ilustrado den-
tro del recinto de líneas de puntos 314. La disposición
15 situada dentro del recinto 314 corresponde al circuito
de calibración ilustrado en la figura 2 de los dibujos que
se acompañan de acuerdo con la presente invención que se
describe en forma más completa con referencia a la figu-
ra 4 de los dibujos que se acompañan. El funcionamiento
20 del circuito de calibración 314 es el mismo ya descrito
y proporciona una salida calibrada para la absorción lu-
minosa de las cubetas 9.

El analizador descrito más arriba es del tipo
que aparece en "Analytical Biochemistry", 28 545-562
25 (1969).

415419



Un ensayo analítico que se realiza frecuentemente empleando analizadores centrífugos es la determinación de glucosa en el suero sanguíneo. En este análisis, 5 microlitros de suero se colocan en las cavidades de suero y 350 microlitros de un reactivo de la glucosa se colocan en las cavidades de reactivo del disco de muestreo 1. El reactivo de la glucosa es un modelador 0,3 molar de trietanolamina de pH 7,5 que contiene 0,0004 mol por litro de nicotinamida adenina dinucleótido fosfato (NADP), 0,0005 mol por litro de trifosfato de adenosina (ATP), 70 miligramos por litro de hexocinasa, 140 miligramos por litro de glucosa-6-fosfato dehidrogenasa y 0,004 mol de litro de $MgSO_4$. La acción combinada de trifosfato de adenosina y la nicotinamida adenina dinucleótido fosfato en presencia de las enzimas hexocinasa y glucosa-6-fosfato dehidrogenasa conduce a la reducción de la nicotinamida adenina dinucleótido fosfato que es seguida espectofotométricamente por la detección de los cambios de absorción en una longitud de onda de 340 nanometros.

Además es indudable que pueden llevarse a la práctica muchas realizaciones ampliamente diferentes de la presente invención, pero siempre y cuando sin apartarse de los principios fundamentales que se especifican claramente en las cláusulas reivindicatorias que siguen a continuación.

415419

30 MAY 1973



5 La presente solicitud que corresponde a la pre-
sentada en los Estados Unidos de América el 31 de Mayo
de 1972, con el número 258.258, se acoge a los beneficios
del artículo 51 del vigente Estatuto sobre Propiedad In-
dustrial.

N O T A

10

Los puntos de invención propia y nueva que se
presentan para que sean objeto de esta solicitud de Pa-
tente de Invención en España por VEINTE años, son los
que se recogen en las reivindicaciones siguientes:

15

1ª.- Una disposición de circuito de calibración
que comprende un medio contador binario capaz de recibir
datos binarios; medios de pulsos para proporcionar una se-
rie de pulsos eléctricos capaces de hacer que el medio con-
tador binario cuente los datos binarios que se le aplican;
20 medios divisores de pulsos para recibir los pulsos propor-
cionados por los medios binarios y para aplicar $\frac{1}{10}n$ de
los pulsos recibidos al medio contador binario, donde n
es un número entero igual a la unidad ó mayor; medios para
inhibir la aplicación de pulsos a los medios contadores
25 binarios cuando los datos aplicados a los medios contadores

25.5.73

- 24 -

415419



binarios han sido contados; una pluralidad de medios multiplicadores de regimen binario en cascada cada uno de los cuales incluye una pluralidad de canales gatillados y estando un contador decimal en cada uno de los canales

5 sucesivos conectado a cada una de las etapas sucesivas del contador decimal; medios para aplicar pulsos de los medios de pulsos a cada uno de los canales de la primera etapa multiplicadora de regimen binario y el contador decimal del primer medio multiplicador de regimen binario,

10 siendo cada canal de cada medio multiplicador de regimen binario capaz de proporcionar una señal de salida cuando la señal pulsante que se le aplica y la salida de todas las etapas contadoras previas, si existen, son de igual polaridad y la señal de salida de la etapa contadora decimal que le está conectado es de polaridad

15 opuesta y por aplicación de una señal de habilitación adicional; medios para aplicar la salida de "llevar" de cada contador decimal al contador decimal del medio multiplicador de regimen binario en cascada siguiente y

20 todos sus canales gatillados; medios para proporcionar selectivamente señales de habilitación individuales en cada uno de los canales de cada medio de regimen binario por lo cual se hacen pasar pulsos de salida a través de dichos canales para proporcionar pulsos de salida en serie

25 en combinación de uno a nueve según la selección de

415419

5 MAR



las señales de habilitación; medios para inhibir
la aplicación de pulsos a los medios contadores bi-
narios y a los medios multiplicadores de regimen
binario cuando los datos aplicados a los medios con-
tadores binarios han sido contados; y segundos me-
dios contadores decimales dispuestos para recibir
los pulsos de salida de todos los canales de todos
los medios multiplicadores de regimen binario, pro-
porcionando las etapas de los segundos medios conta-
dores decimales una señal de salida decimal codifi-
cada binaria que corresponde a los pulsos totales
recibidos de los medios multiplicadores de regimen
binario.

2ª.- Una disposición de circuito de cali-
bración de una señal electrónica.

Tal y como se ha descrito en la Memoria
que antecede, representado en los dibujos que se
acompañan y para los fines que se han especificado.

Esta Memoria consta de veintiseis hojas
escritas a máquina por una sola cara.

Madrid, 5 MAR. 1974
P.A. Alberto de Lizasoain

26.2.74
MCM

415419




FIG. 1









FIG. 2

415419³⁰



$$f = FA$$

$$A = SW5 + SW2 + SW1' + SW1$$

$$f = F(SW5 + SW2 + SW1' + SW1) = f_5 + f_2 + f_1' + f_1$$

FIG. 3

Ateliers de Dessins
et Gravure




FIG. 3a




FIG. 5




FIG. 4c





FIG. 4b



Handwritten signature




FIG. 3a




FIG. 5








FIG. 4c



415419



FIG. 4b



Handwritten signature or initials.

FIG. 4a





FIG. 6

FIG. 7





FIG. 6a

415419

FIG. 4a






FIG. 6a








FIG. 6



FIG. 7

