



23 130

401854

P.- 50.663

PHN 5662

Spain

VD/EE

Rehecha I

Memoria descriptiva

Int. Cl.: HO1L

para solicitar PATENTE DE INVENCION en ESPAÑA por 20 años

a nombre de N.V. PHILIPS' GLOEILAMPENFABRIEKEN

entidad ~~industrial~~ holandesa

con domicilio en Emmasingel 29, Eindhoven, Holanda

por: "UN DISPOSITIVO SEMICONDUCTOR"

(Clase Internacional HO1L)

25.7.74.

401854



13 JUN 1974

5 La invención se refiere a un dispositivo semiconductor que tiene un cuerpo semiconductor que comprende al menos un transistor de efecto de campo de electrodo de mando aislado, comprendiendo dicho cuerpo una primera región de un primer tipo de conducti-
10 vidad y una segunda región del segundo tipo de conducti-
vidad que se une a la superficie y que forma una unión p-n con la primera región, proporcionándose en la segunda región zonas de alimentación y salida del primer tipo de conductividad contiguas a la superficie, proporcionándose al menos una capa de electrodo de mando entre las zonas de alimentación y salida, y estando se-
15 parada del cuerpo semiconductor por una capa aislante.

15 Dispositivos semiconductores del tipo descrito se conocen y se utilizan en diversas realizaciones, en particular en circuitos monolíticos integrados. Tal estructura, en la que las zonas de alimentación y salida de dicho transistor de efecto de campo están presen-
20 tes en una región que está separada de la parte restante del cuerpo semiconductor por una unión p-n, tiene una importancia particular por el hecho de que proporciona la posibilidad de realizar combinaciones de elementos de circuito semiconductores en circuitos integra-
25 dos, que son interesantes desde el punto de vista de la circuitería y de la tecnología.

40 1854

-3



6 Por ejemplo, se pueden disponer uno o más transistores bipolares de una manera muy sencilla en el mismo cuerpo semiconductor junto a dicho transistor de efecto de campo, lo cual no lleva consigo etapa adicional alguna de tratamiento o lleva consigo un número muy pequeño de dichas etapas adicionales de tratamiento. De importancia mayor todavía es la posibilidad de proporcionar, en el mismo cuerpo semiconductor junto a dicho transistor de efecto de campo, uno
10 o más transistores de efecto de campo de una estructura complementaria. Tales combinaciones de transistores de efecto de campo de canal p y de canal n se utilizan en muchos circuitos integrados importantes, en particular en circuitos de memoria.

15 Los dispositivos semiconductores descritos se utilizan preferiblemente en circuitos muy rápidos, y por consiguiente es importante que las dimensiones y, por tanto, las diversas capacidades de la estructura resultante se mantengan tan pequeñas como sea posible,
20 como resultado de lo cual la densidad específica (número de elementos de circuito por unidad de superficie) se puede aumentar también. En dispositivos semiconductores conocidos, sucede esto en muchos casos en proporción insuficiente, lo cual se debe en parte considerable a las etapas de enmascaramiento y alineación nece
25

40 1854

-3



sarias para la fabricación y las tolerancias que han de observarse.

Uno de los objetos de la presente invención es proporcionar un dispositivo semiconductor de una estructura nueva, que tiene un transistor de efecto de campo de dimensiones muy pequeñas con el que se puede obtener una densidad específica muy alta, pudiendo utilizarse dicho dispositivo para la obtención de circuitos integrados muy rápidos, si bien además de ello dicho dispositivo puede fabricarse por medio de un número comparativamente pequeño de etapas de alineación y enmascaramiento, con una tolerancia muy amplia en su mayor parte.

La invención está basada, entre otras cosas, en el reconocimiento del hecho de que, en particular, el área requerida para que se pongan en contacto las zonas de alimentación y salida de los transistores de efecto de campo presentes, se puede reducir considerablemente utilizando un trazado de un material aislante que está intercalado al menos en parte en el cuerpo del semiconductor, preferiblemente de óxido producido por oxidación local, que rodea una región en forma de isla del segundo tipo de conductividad proporcionada en la primera región del primer tipo de conductividad, uniéndose también dicho trazado al menos las regiones de ali-

401854



mentación y salida de un transistor de efecto de campo de electrodo de mando aislado dispuesto en dicha isla.

5 Por consiguiente, un dispositivo semiconductor del tipo mencionado en el preámbulo, se caracteriza de acuerdo con la invención por el hecho de que el dispositivo comprende un trazado de un material eléctrica
10 mente aislante que está intercalado al menos parcialmente en el cuerpo del semiconductor y que rodea la segunda región sustancialmente por completo, estando contigua la unión p-n entre la primera y la segunda región al trazado intercalado, y uniéndose también las zonas de alimentación y salida al trazado intercalado.

15 En el dispositivo de acuerdo con la invención, la segunda región del segundo tipo de conductividad está separada ya de la primera región por una unión p-n, por lo que un aislamiento adicional por medio de un trazado aislante intercalado parece superfluo en este caso. Se ha encontrado, sin embargo, que el uso de dicho trazado intercalado tiene sentido sorprendentemente en este
20 caso y permite la realización, de una manera muy simple, de una estructura que posee considerables ventajas, en la cual, señaladamente, las posiciones relativas de prácticamente todas las zonas están fijadas por el trazado intercalado como se describirá en detalle más adelante
25 en esta Memoria.

40 1854

1-3



5 Una de las ventajas principales del dispositivo semiconductor de acuerdo con la invención es que se puede fabricar de una manera muy sencilla y presenta la posibilidad de utilizar zonas de alimentación y salida de dimensiones mínimas, mientras que la distancia entre dicho transistor de efecto de campo y el elemento de circuito más próximo en un circuito monolítico integrado, se puede reducir también al mínimo. Como resultado de esto, es posible alcanzar una gran densidad específica y una reducción del 30 al 50% de la zona superficial total del circuito. La capacidad entre la metalización y el cuerpo semiconductor subyacente, se puede reducir también considerablemente, haciendo que las pistas metálicas se extiendan al menos en parte sobre el trazado aislante intercalado. Todas estas ventajas tienen una gran importancia para la obtención de circuitos muy rápidos.

15 De acuerdo con una realización preferida muy importante, el trazado intercalado de material aislante rodea además una parte adicional de la primera región que se une a la superficie, en cuya parte se disponen zonas de alimentación y salida que se unen a la superficie del segundo tipo de conductividad, de un transistor de efecto de campo complementario a dicho transistor de efecto de campo, las cuales zonas de ali

401854



5 mentación y salida que están contiguas al trazado intercalado, estando dispuesta al menos una capa de electrodo de mando separado del cuerpo del semiconductor por una capa aislante entre dichas zonas de alimentación y salida. Una tal combinación de uno o más transistores de efecto de campo, por ejemplo, n-p-n con uno o más transistores de efecto de campo de una estructura complementaria (p-n-p) es de interés particular en un gran número de circuitos, como se ha descrito ya anteriormente en esta Memoria. Con objeto de aumentar la densidad específica, el material aislante intercalado que rodea la segunda región pertenecerá preferiblemente también en parte al material aislante intercalado que rodea la parte adicional de la primera región.

15 Una realización preferida importante ulterior para la combinación de un transistor de efecto de campo con elementos de circuito bipolares se caracteriza por el hecho de que el trazado aislante intercalado rodea una tercera región del segundo tipo de conductividad que está contigua a la superficie, está contigua al material aislante intercalado y forma una unión p-n con la primera región, estando presente en dicha tercera región al menos una zona adicional del primer tipo de conductividad contigua a la superficie que, junto con la
20
25 tercera región, forma parte de un elemento de circuito

40 1854 43



bipolar. Con objeto de obtener un transistor bipolar vertical, una realización preferida adicional se caracteriza por el hecho de que dicha zona adicional del primer tipo de conductividad está contigua al trazado intercalado, y la tercera región forma la zona de base de un transistor bipolar vertical del que la zona adicional y la primera región forman las zonas emisora y colectora.

Se obtiene una combinación con un transistor bipolar lateral aislado, cuando dos zonas del primer tipo de conductividad que están contiguas a la superficie están dispuestas en la tercera región, constituyendo dichas zonas las zonas emisora y colectora de un transistor lateral bipolar del cual la tercera región es la zona de base.

Se consigue una mejora importante de las realizaciones preferidas arriba indicadas cuando se disponen electrodos de mando auxiliares por encima de la tercera región, los cuales electrodos están separados de la superficie del semiconductor por una capa aislante y están conectados preferiblemente mediante corriente continua a la zona de base del transistor bipolar con el fin de prevenir la formación de canales de corriente parásita.

Estas realizaciones preferidas se llevan a



5 cabo ventajosamente de tal manera que se proveen simultáneamente las regiones segunda y tercera del segundo tipo de conductividad, que las zonas de alimentación y salida del primer transistor de efecto de campo y la zona ulterior del primer tipo de conductividad se proporcionan simultáneamente, y que los electrodos de mando posiblemente presentes, así como las capas aislantes asociadas, se proporcionan simultáneamente.

10 A continuación se describirá la invención en forma más detallada con referencia a unas cuantas realizaciones y a los dibujos, en los cuales:

la figura 1 es una vista diagramática en planta de una parte de un dispositivo de acuerdo con la invención,

15 la figura 2 es una vista diagramática en corte transversal del dispositivo que se muestra en la figura 1 tomada por la línea II-II,

20 la figura 3 es una vista diagramática en corte transversal de un detalle de la figura 1 tomada por la línea III-III,

Las figuras 4 a 14 son vistas diagramáticas en corte transversal del dispositivo que se muestra en las figuras 1 y 2 en etapas sucesivas de la fabricación, tomadas por la línea II-II de la figura 1, y

25 la figura 15 es una vista diagramática en corte

401854

-3 AGO 1974



te transversal de otro dispositivo de acuerdo con la invención,

la figura 16 es una vista diagramática en corte transversal de un dispositivo adicional de acuerdo con la invención, y

la figura 17 es una vista diagramática en corte transversal de otro dispositivo adicional de acuerdo con la invención.

Las figuras son diagramáticas y no están dibujadas a escala. Las partes correspondientes están representadas por los mismos número de referencia en las figuras. Las capas de metal están sombreadas en la figura 1. En las vistas en corte transversal, las zonas de semiconductor sombreadas en la misma dirección son del mismo tipo de conductividad.

La figura 1 es una vista en planta, la figura 2 es una vista diagramática en corte transversal tomada por la línea II-II, y la figura 3 es una vista diagramática en corte transversal tomada por la línea III-III de un dispositivo semiconductor de acuerdo con la invención. El dispositivo comprende un cuerpo semiconductor 1 de silicio en el que está provisto un transistor A de efecto de campo de mando aislado. El cuerpo comprende una primera región 2 de silicio de tipo n que está contigua a una superficie 3 del cuerpo, y

40 1854

-3 AGO. 1974



5 una segunda región 4 de silicio de tipo p que forma una unión p-n 5 con la primera región 2. En la segunda región 4 están dispuestas zonas 6 y 7 de alimentación y salida conductoras de tipo n contiguas a la superficie 3, estando provisto entre dichas zonas de alimentación y salida un electrodo de mando 8 de silicio policristalino que está separado de la segunda región 4 subyacente por una capa aislante 9 de óxido de silicio.


10 De acuerdo con la invención, el dispositivo comprende un trazado 10 de material eléctricamente aislante, en el caso presente óxido de silicio, que está intercalado al menos en parte en el cuerpo del semiconductor, rodeando dicho trazado intercalado 10 la segunda región 4 de manera prácticamente total. La unión p-n 5 entre la primera región 2 y la segunda región 4 está contigua al trazado de óxido intercalado 10, estando contiguas las zonas de alimentación y salida 6 y 7 al trazado intercalado 10.

20 Una capa aislante 11 de óxido de silicio está provista adicionalmente sobre la superficie 3 y sobre el electrodo de mando 8, en la cual capa se han dispuesto por ataque químico ventanas de contacto a través de las cuales se ponen en contacto las zonas de alimentación y salida 6 y 7 por medio de capas de aluminio

25

27.7.74

401854



12 y 13 que se extienden en parte sobre el óxido intercalado 10. En la zona de la parte 4B de la región 4, la zona de alimentación 6 está puesta en cortocircuito con dicha región por la capa 12, lo que puede verse en la figura 3.

Como resultado de la estructura utilizada, las zonas de alimentación y salida 6 y 7 pueden tener dimensiones mínimas (anchura, en este ejemplo, 10 micras), al mismo tiempo que la capacidad entre las capas de aluminio (12, 13) y el material semiconductor subyacente es muy pequeña, porque dichas capas de aluminio se prolongan en una parte considerable por encima del óxido intercalado grueso 10. Esto está relacionado, entre otras cosas, con el método muy sencillo de acuerdo con el cual se puede fabricar el dispositivo conforme a la invención y que se describirá en detalle más adelante en esta Memoria. Además, utilizando el trazado aislante intercalado, la distancia del transistor de efecto de campo A descrito aquí a un elemento adyacente del circuito semiconductor se puede hacer muy pequeña, lo cual hace posible una gran densidad específica, con una reducción del 30 al 50% de la superficie total si se compara con la de estructuras conocidas.

En la realización que se describe en esta Memoria, se ilustra esto en detalle, porque (véanse figu-

401854

3 ACO. 1974



ras 1 y 2) el trazado de óxido intercalado 10, rodea además una parte adicional 14 de la primera región que está contigua a la superficie 3 y que en la figura 2 está presente entre las líneas de trazos 15 y la superficie 3. En esta parte adicional 14 están dispuestas zonas 16 y 17 de alimentación y salida de tipo p de un transistor B de efecto de campo de canal p complementario al transistor A de efecto de campo de canal n y contiguas a la superficie 3. Las zonas de alimentación y salida 16 y 17 están contiguas también al trazado de óxido intercalado 10, al igual que las zonas 6 y 7, y una capa de electrodo de mando 18 de silicio policristalino que está separada de la parte adicional 14 de la región de silicio 2, por una capa de óxido 19 está presente entre las zonas 16 y 17.

Los transistores de efecto de campo complementarios A y B están separados uno del otro por una parte del trazado de óxido 10 que pertenece tanto al trazado que rodea la segunda región 4 como a la parte del trazado que rodea dicha parte adicional 14 de la primera región 2. Esta parte común del trazado intercalado 10 se puede seleccionar de tal modo que sea muy estrecha, por ejemplo de 10 micras, como resultado de lo cual la distancia entre los electrodos de mando 8 y 28 de los transistores A y B puede tener un valor muy

27.7.74

401854

3 AGO 1974



pequeño, por ejemplo de 30 micras. Esto está en con-
traste con los métodos conocidos en los que, por ejem-
plo, la distancia entre los electrodos de mando 8 y 18
es siempre de 50 micras como mínimo, como resultado de
5 las distancias y tolerancias de alineación que han de
observarse en el enmascaramiento.

Las zonas de alimentación y salida 16 y 17
del transistor B de efecto de campo de canal p están
contiguas a la capa de aluminio 13 (que está también
10 en contacto con la zona 7) y a la capa de aluminio 20
a través de las ventanas existentes en la capa de óxi-
do 11.

En esta realización, los transistores A y B
forman parte de un circuito monolítico integrado. Ade-
15 más de las capas de electrodo de mando 8 y 18, está
presente una capa de silicio policristalino 21 que sir-
ve como interconexión entre otras partes del circuito
integrado, las cuales partes no se representan. Esta
interconexión 21 cruza la capa de aluminio 12 y está
20 cubierta por la capa de óxido 11 al menos en el área
de cruce. En los lugares que no se representan en el
dibujo, las capas 8, 18 y 21 están en contacto por me-
dio de ventanas de contacto existentes en la capa de
óxido 11.

25 De acuerdo con la invención, el dispositivo

401854

3 AGO. 1970



5 descrito se fabrica como sigue. Las diversas etapas del procedimiento se describen solamente en la medida en que se utilizan en la superficie en que están provistos los transistores de efecto de campo; por lo que respecta, por ejemplo, a la medida en que las difusiones penetran en la otra superficie de la placa (y se eliminan posiblemente de la misma por esmerilado o ataque químico) esto no se muestra en las figuras ya que ello no guarda relación alguna con la invención.

10 El material de partida (véase figura 4) es un substrato 2 de tipo n de silicio que tiene preferiblemente una orientación (111) ó (100) y, por ejemplo, una resistividad de 6 ohm.cm. Una capa de 0,1 micra de espesor de óxido de silicio se proporciona sobre dicho substrato por oxidación térmica. Después, empleando métodos conocidos, se proporciona una capa de nitruro de silicio 31, de 0,1 micra de espesor, y dicha capa 31 se cubre de nuevo con una capa de 0,1 micra de espesor de óxido de silicio pirolítico. Para lo que se refiere a la disposición de las capas de nitruro de silicio y a los métodos utilizados para el ataque químico de dichas capas, se hace referencia al trabajo de Appels y otros, "Philips Research Reports", Abril de 1970, págs. 118-132, documento en el que se da toda la información necesaria a este respecto para los expertos en la técnica.

15

20

25

401854

3 AGO. 1974



5 Se forma después una máscara de protección
contra la oxidación por enmascaramiento y ataque quí-
mico a partir de las capas 31 y 30 en la zona de los
transistores A y B de efecto de campo que han de dis-
ponerse. Con tal finalidad, se da primeramente a la ca-
pa de óxido 32 la forma de la máscara de anti-oxidación
por un método fotolitográfico usual. Las partes restan-
tes de la capa de óxido 32 se utilizan luego como má-
scaras para dar a la capa de nitruro subyacente la for-
ma deseable por ataque químico en ácido fosfórico, des-
pués de lo cual las partes restantes de la capa 32, así
como las partes de la capa 30 no presentes bajo el ni-
truro se eliminan por ataque químico en una solución tam-
pón con ácido fluorhídrico. De esta manera (véase figu-
ra 5) queda una máscara de anti-oxidación (30, 31), des-
pués de lo cual las partes de la superficie de silicio
no cubiertas por las capas 30 y 31 se desprenden por ata-
que químico en una profundidad de 1 micra. Se obtiene la
estructura que se muestra en la figura 5. Si se desea,
se puede omitir la etapa de ataque químico, en cuyo ca-
so el trazado de óxido intercalado que se formará pos-
teriormente, sobresaldrá en parte por encima de la su-
perficie de silicio.

25 Las partes de la superficie del silicio ata-
cadas químicamente no cubiertas por la máscara (30, 31)

401854

23 A39. 1974



5 se oxidan después por oxidación térmica a 1000°C duran
te 16 horas en oxígeno húmedo, formándose un trazado de
óxido 10 intercalado en el cuerpo, cuya superficie coin
cide sustancialmente con la superficie original del cuer
po semiconductor, véase la figura 6, y que en el área de
los transistores de efecto de campo A y B a proporcionar
rodea las partes superficiales de la región 2.

10 Después se proporciona nuevamente de forma pi
rolítica una capa de óxido de silicio de 0,1 micras so
bre el conjunto, después de lo cual, empleando métodos
fotolitográficos como se ha descrito arriba, se elimi
nan totalmente las capas 30 y 31, encima de la región
en la que ha de proporcionarse el transistor A de efec
to de campo de canal n, véase la figura 7.

15 Se lleva a cabo después una difusión de boro
con nitruro de boro como fuente, obteniéndose la estruc
tura que se muestra en la figura 8, utilizando métodos
conocidos y empleando una deposición a aproximadamente
920°C y una inserción. Durante dicha difusión de boro,
20 en la cual el trazado de óxido intercalado 10 sirve
como máscara, se forma sobre el silicio una capa de óxi
do 34 debajo de la cual está presente una región 4 de
tipo p. En ciertas circunstancias, esta región 4 se pue
de formar también por otros métodos por impurificación
25 desde el exterior, por ejemplo por implantación iónica,

401854

-3



5 sirviendo también como máscara el trazado de óxido 10. Teniendo en cuenta que en este caso se utiliza un haz iónico dirigido que no cubre la región del transistor 8 de efecto de campo, y que los iones poseen energía suficiente para penetrar a través de las capas 30 y 31, dichas capas precisan ser eliminadas solamente antes de la difusión al exterior desde la región 4 que se describirá más adelante.

10 Sin utilizar una máscara, la capa de óxido 34 y, si se desea, pero sin que sea necesario, la capa de nitruro 31 se eliminan después sucesivamente por ataque químico, después de lo cual el boro penetra ulteriormente en parte en el silicio y también parcialmente se difunde al exterior a través de la superficie a 1200°C durante 4 horas en una cápsula sometida a vacío.

15 Dicha difusión al exterior se lleva a cabo preferiblemente en presencia de polvo de silicio que, o bien no está impurificado, o tiene una impurificación de boro relativamente baja y exactamente conocida con el fin de obtener un valor umbral para la concentración superficial en la superficie de la región 4.

20 Asimismo, en esta difusión al exterior, el trazado de óxido 10 sirve como máscara al igual que la 25 capa de óxido 30. Se forma en la superficie una región



4A, en la cual la concentración de boro aumenta desde un valor de 10^{16} átomos/cm³ en la superficie hacia el interior, hasta un valor máximo de $3 \cdot 10^{17}$ átomos/cm³ a una profundidad de 1,5 micras, en la zona de la línea de trazos 35 (M). La capa de óxido 30 se elimina luego por ataque químico sin el empleo de una máscara, véase la figura 9.

Por una oxidación térmica, se proporciona después (véase figura 10) una capa de óxido 36, de 0,1 micra de espesor (véase la figura 10), después de lo cual se proporciona en toda la superficie una capa 37 de 0,6 micras de espesor, constituida por silicio policristalino de alta resistencia óhmica, por ejemplo, por descomposición térmica de SiH₄. Dicha capa 37 se cubre después con una capa 38 de óxido de silicio producido pirolítica o térmicamente, de 0,1 micra de espesor.

Por medio de métodos de ataque químico fotolitográficos conocidos, se forman luego partes a partir de las capas 37 y 38 que comprenden las capas 8 y 18 de electrodo de mando de los transistores A y B de efecto de campo que han de proporcionarse, así como la interconexión 21, véase la figura 11.

La capa de óxido 36 de la parte superficial de la región 2 en la que ha de disponerse el transistor B de efecto de campo de canal p, se elimina después

401854



por ataque químico con una solución tampón que contiene HF, eliminándose también por ataque químico la parte de la capa de óxido 38 presente sobre la capa 18 del electrodo de mando, véase la figura 12. Se mantiene la parte 19 de la capa 36 presente bajo la capa 18 del electrodo de mando. La máscara utilizada en esta etapa de ataque químico no es crítica, y puede tener una tolerancia muy grande, con tal que la parte de la región 2 que está rodeada por el trazado de óxido 10 y sobre la cual está presente el electrodo de mando 18, se deje libre.

Las zonas 16 de alimentación y salida de tipo p que tienen una concentración en la superficie de 10^{18} átomos/cm³ se disponen después en autocoincidencia con el electrodo de mando 18, por una difusión de boro, sirviendo como máscaras la capa del electrodo de mando 18 y el trazado de óxido 10. Esta impurificación desde el exterior puede, si se desea, llevarse a cabo también de modo diferente utilizando las mismas máscaras, por ejemplo, por implantación iónica. En este caso, y siempre que se utilice un haz de iones de energía suficiente que no cubra la región del transistor A de efecto de campo, la implantación se puede llevar a cabo, si se desea, a través de las capas 36 y 38 que entonces no necesitan ser eliminadas para este fin.

401854



-3

Durante la provisión de las zonas 16 y 17, la capa del electrodo de mando 18 se impurifica también con boro. Esto reduce el voltaje de entrada del transistor de efecto de campo (16, 17, 18, 19).

5 Se proporciona después una capa 39 de óxido de silicio de 0,1 micras de espesor (véase la figura 13) sobre el conjunto, bien sea térmicamente o por deposición pirolítica. Al mismo tiempo que se utiliza una protección por enmascaramiento asimismo no crítica de la

10 superficie de la región 4, dicha capa 30 se elimina después por ataque químico, véase figura 14, con la excepción de la región 4B que se muestra en la figura 1. La parte 9 de la capa 36 situada bajo la capa 8 del electrodo de mando se mantiene, mientras que las partes su

15 perificiales de la región 4 con la excepción de la región 4B presente bajo la capa 8, así como la propia capa 8, están totalmente exentas de óxido. Se difunde luego hacia el interior fósforo procedente del exterior para formar las zonas de alimentación y salida 6 y 7 con

20 una concentración superficial de 10^{20} átomos/cm³, en las cuales la capa 8 del electrodo de mando y la conexión directa 21 están impurificadas también con fósforo, lo cual reduce el voltaje de entrada del transistor de efecto de campo de canal n (6, 7, 8, 9) y la resistividad del

25 silicio policristalino. La capa del electrodo de mando

27.7.74.

401854

3 AGO. 1974



8 y el trazado de óxido 10 sirven como máscaras durante dicha impurificación. Si se desea, en lugar de por difusión, dicha impurificación se puede llevar a cabo también de manera diferente, por ejemplo por implantación iónica, en cuyo último caso la implantación se puede llevar a cabo también a través de la capa 36, teniendo en cuenta que, cuando se utiliza un haz de iones dirigido que no cubre la región del transistor B, se puede omitir la provisión de la capa 39.

10 Las zonas 6 y 7 (véase la figura 14) están totalmente presentes dentro de las zonas 4A de la región 4, en las cuales la concentración de boro en la superficie aumenta hacia el interior. La concentración comparativamente alta existente en la zona de la línea 15 35 impide la formación de canales entre la región 2 y las zonas 6 y 7 a lo largo del óxido 10.

Una capa 11 de 0,6 micras de espesor de óxido de silicio se proporciona después sobre el conjunto (véase la figura 2), en cuya capa se forman por ataque químico ventanas de contacto que pueden estar presentes en parte por encima del trazado de óxido 10. Por 20 último, se deposita en estado de vapor una capa de aluminio a la que se da la forma deseada de la manera usual por un método de ataque químico fotolitográfico, en el 25 que la máscara precisa estar centrada solamente con res

401854



pecto a los electrodos de mando de tal manera que
se obtiene la estructura de las figuras 1 y 2. La ca
pa de aluminio 12 pone en contacto la zona de alimen
tación 6 y la región 4B, como resultado de lo cual
5 la región 4 queda en cortocircuito con la zona 6. La
región de canal 14 del transistor B puede estar en
contacto en la cara inferior de la región. Finalmen-
te se lleva a cabo un tratamiento de recocido duran
te 30 minutos a 500°C en una mezcla de N₂ y H₂:

10 De esta manera se obtiene una estructura muy
compacta (véase la figura 2) en la que, por ejemplo,
se pueden obtener las siguientes dimensiones:

a = 10 micras

b = 6 micras

15 c = 10 micras.

Son posibles muchas variaciones del método
que se ha descrito. Por ejemplo, en ciertas circunstan
cias se pueden impurificar ventajosamente ambas capas
de electrodo de mando 8 y 18 con boro (o con fósforo).
20 Por ejemplo, después de disponer la capa 37, dicha ca
pa de silicio policristalino se impurifica primero con
boro, después de lo cual se dispone una capa de óxido
38 de un espesor bastante grande (0,6 micras) con el
fin de proteger las capas 8 y 18 del electrodo de man
25 do, después contra la difusión de fósforo, o a la in-

401854

-3



5
10
15
20
25

versa. Los expertos en la técnica serán capaces de llevar a cabo varias otras modificaciones evidentes del método descrito, todas las cuales, presentan las mismas ventajas, en particular por lo que se refiere a compactación de la estructura y al carácter no crítico de las etapas de alineación y enmascaramiento. La impurificación del silicio policristalino se puede llevar a cabo en particular ya en la etapa de la figura 10, al mismo tiempo o inmediatamente después de proporcionarse la capa 37.

En el caso de que esto sea deseable, se pueden proporcionar zonas altamente impurificadas 40 (representadas en líneas de trazos) del mismo tipo de conductividad que la primera región 2 en la estructura descrita (véase figura 2) con el fin de impedir que se forme un canal de inversión entre elementos de circuito adyacentes, por ejemplo, entre la región 4 y la zona 16. Esto se puede llevar a cabo, por ejemplo, impurificando localmente con fósforo, la superficie de silicio atacada químicamente de la figura 5 antes de formar el trazado de óxido 10. En el ejemplo arriba descrito, sin embargo, esto será superfluo generalmente, ya que durante el desarrollo del trazado de óxido 19, los donantes en la región 2 de silicio de tipo n tienden a verse forzados a pasar a la región 2 como conse

401854

-3 AGO 1974



5 cuencia de la oxidación de dicho silicio, como resulta
do de lo cual se formará una acumulación de átomos do-
nantes en la cara límite con el óxido 10 en la región
2, y que es suficientemente grande en general para im-
pedir la formación de un canal de inversión de tipo p.

10 El dispositivo de acuerdo con la invención
puede comprender además transistores de efecto de cam-
po que tienen más de un electrodo de mando, así como
otros elementos de circuito, por ejemplo transistores
bipolares. Como ejemplo, la figura 15 es una vista dia-
gramática en corte transversal de un dispositivo que
tiene un transistor C de efecto de campo de tetrodo de
canal n (zonas de alimentación y salida 6 y 7 de tipo
n, capas de electrodo de mando 58 y 59, isla 60 de ti-
po n), un transistor D de efecto de campo de canal p
15 (zonas de alimentación y salida 16 y 17 de tipo p, ca-
pas de electrodo de mando 61 y 62, isla de tipo p 62)
y un transistor E p-n-p lateral bipolar (zonas emisora
y colectora 64 y 65 de tipo p con base de tipo n inter-
media que forma parte de la región 2 de tipo n). Las zo-
nas que tienen los mismos números de referencia que en
el ejemplo anterior, tienen la misma función y el mis-
mo tipo de conductividad que se ha indicado en aquél.
Las islas 60 y 62 se pueden proporcionar simultáneamen-
te y del mismo modo que las zonas de alimentación y
25

401854

-3 AGO. 1974



salida 6, 7, 16 y 17 utilizando el efecto de enmascaramiento de las capas de electrodo de mando 58, 59, 61 y 62.

5 En tal estructura, se puede proporcionar también ventajosamente de manera diferente un transistor bipolar. Por ejemplo, la figura 16 es una vista diagramática en corte transversal de una combinación de un par de transistores F y G de efecto de campo complementarios que tienen un transistor H bipolar lateral. Las partes
10 que tienen los mismos números de referencia poseen, una vez más, idénticos significados que en las figuras 1 a 14. El transistor H bipolar lateral está, en este caso, aislado eléctricamente de la parte restante del sustrato 2 por la unión p-n 71. De acuerdo con la invención,
15 dicha estructura se puede fabricar de una manera muy sencilla como sigue. El material de partida es, por ejemplo, como en los ejemplos que anteceden, una placa 2 de silicio de tipo n en la cual, también de la misma manera que se ha descrito arriba, se forma el trazado 10 de óxido
20 intercalado y en la que se forman las partes 9, 19, 80, 77 y 81 de capa de óxido de electrodo de mando, así como las capas 8, 18, 78, 76 y 79 de electrodo de mando policristalino. Utilizando al mismo tiempo etapas de enmascaramiento y difusión análogas a las que se han
25 descrito arriba, se forman las regiones de tipo p 4 y

401854-3



70, las zonas de tipo p 16, 18, 72 y 73 y las zonas de tipo n 6, 7, 74 y 75, preferiblemente al mismo tiempo que se utilizan las propiedades enmascarantes del trazado de óxido 10 y las capas de electrodo de mando polis cristalino 8, 18, 78, 76 y 79. Las zonas 4 y 70 se pueden proporcionar ventajosamente en la misma etapa de difusión, las zonas 16, 17, 72 y 79 también en la misma etapa de difusión, y las zonas 6, 7, 74 y 75 también en la misma etapa de difusión. Las capas de electrodo de mando 8, 18, 78, 76 y 79 se pueden formar e impurificar simultáneamente, pudiendo formarse también simultáneamente las partes de capa de óxido de electrodo de mando 9, 19, 80, 77 y 81. La zona de tipo p 70 constituye la zona de base y las zonas de tipo n 74 y 75 constituyen las zonas emisora y colectora del transistor bipolar lateral. Los electrodos de mando auxiliares 76, 78 y 79 separados de la región 70 por las partes de capa de óxido de electrodo de mando 77, 80 y 81, están conectados a la zona de base 70 por capas metálicas (84, 85) a través de las difusiones de contacto 72 y 73, de tal manera que cualesquiera canales de corriente parásita formados por debajo de los electrodos 76, 78 y 79 quedan suprimidos. Tales canales de corriente parásita pueden, por ejemplo, causar cortocircuitos entre emisor y colector, y

27.7.74.

401854

-3 AGO. 1974



tales electrodos de mando auxiliares conectados a la base constituyen por sí mismos una mejora importante de un transistor bipolar (vertical o lateral). Véanse también los electrodos de mando 95 y 106 (figura 17 y 18). La conexión de corriente continua 86 entre la capa de polisilicio 76 y la capa metálica 85, salva en derivación el corte transversal representado y por consiguiente se representa diagramáticamente por una línea. Los electrodos de mando auxiliares 76, 78 y 79 se pueden omitir en ciertas circunstancias. Es evidente que el transistor H bipolar descrito con referencia a la figura 16, presenta una posibilidad particularmente ventajosa de combinación de la estructura F del transistor de efecto de campo con elementos bipolares, en particular transistores bipolares.

Otra combinación particularmente ventajosa de la estructura F del transistor de efecto de campo con un transistor bipolar (K), que puede realizarse de una manera muy sencilla se muestra en la figura 17. En este caso, K es un transistor vertical cuya zona colectora está formada por la región 2 de substrato de tipo n, la zona de base por la región 90 de tipo p, y la zona emisora por la región 93 de tipo n que está contigua al trazado de óxido intercalado 10. El contacto colector se produce a través de la capa metálica 97 y de la

401854

-3 AGO



zona de tipo n 94 fuertemente impurificada y unida por el trazado intercalado. El contacto de base se produce a través de la capa metálica 98 y de la zona de tipo p 92 fuertemente impurificada. Con el fin de evitar la formación de un canal de corriente parásita desde el emisor al colector, se utiliza también en este caso un electrodo 95 de mando auxiliar de silicio policristalino que está separado de la región 90 por una capa de óxido 96 y está unido por corriente continua a la zona de base a través de la capa metálica 98. Este electrodo de mando auxiliar se puede omitir cuando no hay riesgo alguno de formación de canales.

El material de partida es, una vez más, un substrato 2 de silicio de tipo n en el que está formado el trazado intercalado 10 y en el que se proporcionan las partes de capa de óxido de electrodo de mando 9, 19, 96 y las capas de electrodo de mando policristalino 8, 18 y 95. Las regiones de tipo p 4 y 90, las zonas de tipo p 16, 17 y 92, y las zonas de tipo n 6, 7, 93 y 94 se proporcionan preferiblemente utilizando enmascaramiento por el trazado de óxido 10 y las capas de electrodo de mando policristalino 8, 18 y 95. En este caso, también, las zonas 4 y 90 se pueden proporcionar ventajosamente de manera simultánea durante la misma etapa de difusión, al igual que las zonas 6, 7, 93

40 1854



5 y 94 y las zonas 16, 17 y 92. Las capas de electrodo de mando 8, 18 y 95 pueden proporcionarse e impurifi carse también durante la misma etapa de fabricación, mientras que las partes de capa de óxido de mando 9, 19 y 96 se proporcionan también en una sola etapa de oxidación y enmascaramiento.

10 Será evidente que la invención no está limi tada a los ejemplos descritos, sino que son posibles muchas modificaciones para los expertos en la técnica sin apartarse del alcance de esta invención. Por ejem plo, se pueden utilizar materiales semiconductores dis tintos del silicio, otras capas aislantes y de enmasca ramiento y otras capas metálicas, aunque las capas de electrodo de mando no precisan estar constituidas por silicio policristalino, sino que pueden estar formadas
15 también, por ejemplo, por una capa metálica. Los tipos de conductividad citados pueden reemplazarse por sus tipos de conductividad opuestos. La secuencia en la que se proporcionan las diversas zonas, capas aislan tes y electrodos de mando, se puede variar con tal que se satisfagan las citadas condiciones impuestas de acuerdo con la invención. La primera región 2 puede estar formada también de manera total o en parte por una capa epitaxial dispuesta sobre un substrato, exten
20 diéndose la segunda región y el trazado aislante 10

401854



por todo el espesor de dicha capa o sobre una parte de dicho espesor.

5 Esto puede verse, por ejemplo, en la figura 18 en la que la región 2 de tipo n en forma de una capa epitaxial está provista en un substrato 100 de tipo n. Entre la capa 2 y el substrato 100 está presente una capa enterrada 101 de tipo p. Contigua a ésta se halla una región 102 de tipo p que rodea enteramente una región 103 de la capa 2 de tipo n, constituyendo dicha
10 región 103 la zona de base de un transistor p-n-p, del cual la zona superficial 104 de tipo p y la región (101, 102) de tipo p constituyen las zonas emisora y colectora. La zona 105 de tipo n, fuertemente impurificada, sirve para establecer el contacto. Un electrodo de mando
15 auxiliar 106 (no siempre necesario), preferiblemente de silicio policristalino, está conectado a la base 103 del transistor, sirve como separación entre las zonas de difusión 104 y 105, e impide la formación de un canal de inversión parásito. Las zonas 4 y 102 se proporcionan preferiblemente de manera simultánea en una
20 sola etapa del procedimiento, al igual que las zonas 6, 7 y 105, las capas de óxido 9 y 107 y los electrodos de mando 8 y 106.

25 Además de por difusión a partir de la fase gaseosa o por implantación iónica, la impurificación

401854

-3

AGOSTO 1974



de las diversas zonas se puede llevar a cabo también, finalmente, por difusión desde, por ejemplo, una capa de óxido impurificado.

5 La presente solicitud, que corresponde a la presentada en Holanda el 8 de Junio de 1971 bajo el Nº 7107805, se acoge a los beneficios del artículo 51 del vigente Estatuto sobre Propiedad Industrial.

10

+ REIVINDICACIONES -
=====

15 Los puntos de invención propia y nueva, que se presentan para que sean objeto de esta solicitud de Patente de Invención en España, por VEINTE años, son los que se recogen en las reivindicaciones siguientes:

20 1ª.- Un dispositivo semiconductor que tiene un cuerpo semiconductor que comprende al menos un transistor de efecto de campo de mando aislado, el cual cuerpo comprende una primera región de un primer tipo de conductividad y una segunda región del segundo tipo de conductividad contigua a la superficie y que forma una unión p-n con la primera región, estando provistas zonas de alimentación y salida del primer tipo de conductividad contiguas a la superficie en la segunda

25

28.7.74.

401854

-3 AGO 1974



región, estando provista al menos una capa de electrodo de mando entre las zonas de alimentación y salida y estando separada del cuerpo semiconductor por una capa aislante, caracterizado porque el dispositivo
5 comprende un trazado de material eléctricamente aislante que está intercalado al menos parcialmente en el cuerpo semiconductor y que rodea la segunda región de manera sustancialmente total, la unión p-n entre la primera y segunda región contigua al trazado intercalado, y las zonas de alimentación y salida contiguas
10 al trazado intercalado.

2ª.- Un dispositivo semiconductor de acuerdo con la reivindicación 1ª, caracterizado porque el trazado intercalado rodea además una parte adicional de
15 la primera región contigua a la superficie, en cuya parte están provistas zonas contiguas a la superficie y zonas de salida del segundo tipo de conductividad, de un transistor de efecto de campo complementario al citado transistor de efecto de campo, las cuales zonas
20 de alimentación y salida están contiguas al trazado intercalado, estando provista al menos una capa de electrodo de mando separada del cuerpo semiconductor por una capa aislante entre dichas zonas de alimentación y salida.

25 3ª.- Un dispositivo semiconductor de acuerdo

28.7.74.

401854³ AGO. 1975



5 con la reivindicación 2ª, caracterizado porque el ma
terial aislante intercalado que rodea la segunda re-
gión, pertenece también parcialmente al material ais
lante intercalado que rodea la parte adicional de la
primera región.

10 4ª.- Un dispositivo semiconductor de acuerdo
do con una o más de las reivindicaciones 1ª a 3ª, ca-
racterizado porque el trazado aislante rodea una ter-
cera región del segundo tipo de conductividad que es
tá contigua a la superficie, está contigua al material
aislante intercalado y constituye una unión p-n con la
primera región, en cuya tercera región está presente
al menos una zona adicional del primer tipo de conduc-
15 tividad contigua a la superficie que, junto con la ter
cera región, forma parte de un elemento de circuito bi
polar.

20 5ª.- Un dispositivo semiconductor de acuerdo
do con la reivindicación 4ª, caracterizado porque di-
cha zona adicional del primer tipo de conductividad
está contigua al trazado intercalado y la tercera re
gión forma la zona de base de un transistor bipolar
vertical, del cual la zona adicional y la primera re
gión forman las zonas emisora y colectora.

25 6ª.- Un dispositivo semiconductor de acuer-
do con la reivindicación 4ª, caracterizado porque en

28.7.74.

40 1854₃ AGO. 1974



la tercera región están dispuestas dos zonas del primer tipo de conductividad que están contiguas a la superficie, constituyendo dichas zonas las zonas emisora y colectora de un transistor lateral bipolar del que la tercera región es la zona de base.

7ª.- Un dispositivo semiconductor de acuerdo con las reivindicaciones 5ª ó 6ª, caracterizado por que están provistos electrodos de mando auxiliares encima de la tercera región y están separados de la superficie del semiconductor por una capa aislante, estando conectados preferiblemente por una corriente continua a la zona de base del transistor bipolar con objeto de prevenir la formación de canales de corriente parásita.

8ª.- Un dispositivo semiconductor.

Tal y como se ha descrito en la Memoria que antecede, representado en el dibujo que se acompaña y con los fines que se han especificado.

Esta Memoria consta de treinta y cinco hojas escritas a máquina por una sola cara.

Madrid, -3 AGO. 1974

P. A.

Alberto de Elizaburu
Por Poderes

28.7.74.
MJP/.

30 MAYO 1912




Fig. 1




Fig. 2




Fig. 3

Alberto de Eizaburu
Por Poder

30 MAIO 1972




Fig. 4




Fig. 5




Fig. 6




Fig. 7




Fig. 8




Fig. 9

Alberto de Elzaburu
Per Foder.

30 MAYO 1872




Fig. 10




Fig. 11




Fig. 12




Fig. 13




Fig. 14




Fig. 15

401854

30 MAI 1972
PATENT
OFFICE
BELGIUM




Fig. 16




Fig. 17

Alberto de Elizaburu
Per Podare

30 MAR




Fig.18

Alberto de Eizaburu
Per Foder