

382144



382144

G.G. Gassmann - 75

SECCION TECNICA
CLASIFICACION IPC
CLASE <u>G 06</u>
SUBCLASE <u>9</u>

MEMORIA DESCRIPTIVA PARA SOLICITAR PATENTE DE INVENCION  
EN ESPAÑA POR: "LINEA DE RETARDO PARA SEÑAL ANALOGICA" A  
NOMBRE DE STANDARD ELECTRICA, S.A. CON DOMICILIO EN MADRID  
CALLE DE RAMIREZ DE PRADO, Nº 5.

5 El presente invento se refiere a una línea de retardo para señales analógicas en el que se derivan de la señal analógica valores instantáneos a una frecuencia de reloj  $F_T$ , superior al doble del valor de la frecuencia máxima de la señal analógica que tiene que transmitirse, dirigiéndose estos valores momentáneos con la ayuda de elementos activos (por ejemplo, transistores) controlados como elementos de transferencia de carga mediante los impulsos de reloj, de condensador de almacenamiento a condensador de almacenamiento,

10 y en el que, a la salida de la línea de retardo, se derivan o extraen los valores instantáneos retrasados en el tiempo general de retardo  $\lambda = \frac{S}{2 F_T}$  de la señal analógica cuantificado a la frecuencia de reloj  $F_T$ , siendo  $S$  un número



332144

total (entero).

15                   Las líneas de retardo de este tipo se han con-  
vertido en unos elementos de gran importancia por la téc-  
nica moderna de los circuitos integrados. Estan compuestas  
por una red de condensadores en la que los condensadores  
individuales de almacenamiento están conectados mediante  
20 elementos electrónicos de transferencia de carga que están  
controlados por impulsos de reloj. La señal analógica que  
tiene que transmitirse se explora primeramente a la frecuen-  
cia del reloj, y los valores momentáneos o instantáneos así  
obtenidos se llevan a la línea de retardo. Estos valores  
25 momentaneos se colocan durante el primer semiperiodo de la  
frecuencia de reloj, por ejemplo, en todos los condensado-  
res de almacenamiento de numeración impar, mientras que se  
descargan los condensadores de numeración par. Cuando se  
pasa en función del tiempo a la segunda mitad del periodo  
30 del reloj, los valores momentáneos se transfieren a los  
condensadores de almacenamiento de numeración par siguientes  
subsecuentes, durante lo cual los condensadores de almacena-  
miento de numeración impar no almacenan ningún valor instan-  
táneo. Durante un periodo de reloj, los valores instantá-  
35 neos respectivos pasan a través de dos condensadores de  
almacenamiento.

                  Por el término "elemento activo controlado como un  
elemento de transferencia de carga"(al que nos referimos bre-  
vemente como elemento de transferencia de carga), se entiende un  
40 circuito con la ayuda del cual la cantidad de carga correspondien-  
te al valor instantáneo de la señal analógica, se transfiere de  
un primer condensador de almacenamiento -por diferencia con un



3.

45 conmutador electrónico - al condensador siguiente subsecuente-  
mente completa o casi completamente. Un conmutador electrónico  
actúa como un contacto mecánico, esto es, conecta potenciales,  
Cuando se conectan dos condensadores a través de uno de estos  
contactos electricos o un conmutador electrónico, las cargas se  
anularán entre sí; ya no se transfiere la carga de uno a otro  
completamente.

50 En estas líneas de retardo el periodo general de re-  
tardo  $\lambda$  es como sigue:

$$\lambda = \frac{5}{2 Fr.} = \frac{5}{2} T_T$$

$T_T$  es la duración del periodo de la frecuencia de re-  
loj, y S indica el número de elementos de almacenamiento, consis-  
55 tentes en condensadores de almacenamiento y los respectivos ele-  
mentos asociados de transferencia de carga. Una ventaja sustan-  
cial de estos tipos convencionales de líneas de retardo reside  
en el hecho de que el periodo de retardo puede variarse dentro  
de límites muy amplios variando la frecuencia del reloj. Basa-  
60 dos en el teorema de exploración, sin embargo, aparecerá una  
variación de la anchura de banda máxima de transmisión de la  
señal analógica en el caso de una variación de la frecuencia de  
reloj. Como norma, es cierto, de acuerdo con el teorema de  
exploración que la máxima anchura de banda de transmisión es  
65 menor que la mitad del valor de la frecuencia de exploración.  
En una primera aproximación, puede decirse que la máxima anchu-  
ra de banda de transmisión es igual a la mitad de la frecuencia  
del reloj. Este valor se indicará por  $B_{id}$  (anchura de banda idea-  
lizada). Se tiene  $3rd = \frac{1}{2} Fr.$

302144



4.

70

De estas dos formulas se deduce que

$$S = 2 \cdot h \cdot F_T = 2 \cdot h \cdot 2 \text{ bid} = 4h \cdot \text{Bid.}$$

75

De esta relación se ve que el producto  $h \cdot \text{bid}$  prescribe compulsoriamente un número mínimo de condensadores de almacenamiento. Recientemente, se han conseguido aplicaciones prácticas en la técnica de las comunicaciones en las que este producto tiene un valor muy grande. Así, por ejemplo, se ha propuesto recientemente utilizar tales líneas de retardo para retrasar señales de color de los receptores de televisión en color que funcionan según las normas PAL ó SECAM. El número de almacenamientos necesarios es tan elevado en estos tipos de aplicaciones prácticas que la anchura de banda actual es sustancialmente menor que Bid, y además la disminución total de voltaje puede hacerse muy grande. En los casos en que la disminución individual por elemento de almacenamiento para frecuencias bajas sea igual a K, la disminución total será  $K^S$ . Por esta relación se ve que en el caso de un gran número de elementos de almacenamiento puede aparecer una atenuación inadmisiblemente elevada. La atenuación, como medida logarítmica es en este caso,  $D = 5,20 \log. K$  (dB). Lo mismo se aplica a la característica de respuesta de frecuencia : si  $(j\omega)$  es la característica de frecuencia de un paso de almacenamiento, entonces la respuesta total de frecuencia es  $F(j\omega)^S$ . Como consecuencia de esto, como ya se ha mencionado antes, la anchura de banda actual de transmisión es muy considerablemente menor que Bid.

95

El invento está basado en el problema de evitar estos inconvenientes que son muy notados especialmente en el caso de redes largas, sin cambios apreciables en el gasto,



100 y por tanto, por ejemplo, en el número de elementos de almacenamiento.

En una línea de retardo del tipo antes mencionado, esto se consigue, de acuerdo con el invento porque los valores instantáneos de la señal analógica según se sacan a la frecuencia  $F_T$ , se llevan en una forma alternativa cíclicamente a  $m$  redes paralelas de retardo consistente en condensadores de almacenamiento y elementos de transferencia de carga y porque los elementos de transferencia de carga de dichas  $m$  redes paralelas de retardo están controladas respectivamente por impulsos de reloj a una frecuencia  $f_T = \frac{F_T}{m}$ , y porque el número  $S$  de condensadores de almacenamiento de cada una de dichas redes de retardo conectadas en paralelo es igual al doble del producto del tiempo de retardo inherente  $t_r$  de estas redes y de su frecuencia de reloj  $f_T$ , y porque los valores instantáneos retardados de la señal analógica se extraen de los últimos condensadores de almacenamiento respectivos de estas redes en una forma alternativa cíclicamente a la frecuencia  $F_T$ , y porque  $m$  es un número entero y porque además es aplicable la relación  $k = \leq k_1$

120 En otras realizaciones del invento se propone que los valores instantáneos retardados de la señal analógica se extraigan del último condensador respectivo de las redes de retardo paralelas con la ayuda de  $m$  elementos de transferencia de carga que están controlados por impulsos de reloj a la frecuencia  $f_T$  desplazados en fase con relación de  $\frac{360}{m}$  y que se llevan alternativamente a un solo condensador de almacenamiento.

125 Además, se propone también que los valores instantáneos según se extraen de la señal analógica con la ayuda de un



6.

130 conmutador electrónico controlado a la frecuencia  $F_T$ , se lleven  
a un primer condensador de almacenamiento desde el que se  
extraen con la ayuda de  $m$  elementos de transferencia de carga  
que están controlados por impulsos de reloj a la frecuencia  
 $f_T$  que están desplazados en fase en una relación:  $\frac{360^\circ}{m}$ , y se  
aplican alternativamente al primer condensador de almacenamiento  
respectivo de las  $m$  redes de retardo en paralelo.

135 El método objeto de este invento ofrece no solo la  
ventaja de mejorar sustancialmente la respuesta de atenuación  
y de frecuencia sino que además, ofrece también la ventaja adi-  
cional de que la frecuencia de reloj para los pasos de retardo  
puede reducirse sustancialmente de esta forma. Esta propiedad  
es de importancia con relación a las frecuencias de reloj muy  
140 elevadas y en el caso de circuitos integrados MOS, ya que el  
límite de frecuencia no es muy elevado en el caso de transisto-  
res integrados MOS. Como ya se ha mencionado, la reducción de  
una sola línea de retardo es  $1^S$ . Cuando se divide esta red de  
retardo en dos redes de paralelo de la mitad de longitud, la  
150 reducción es solamente  $K \frac{S}{2}$ . En consecuencia, lo mismo se  
aplica a  $m$  redes de paralelo que, por medio del factor  $m$ , son  
mas cortas que una red individual correspondiente en una canti-  
dad  $K_{ges} = K \frac{S}{M}$ .

155 Con relación a los ejemplos de realizaciones mostra-  
dos en los dibujos que se acompañan, el invento así como otras  
de sus características y sus ventajas se explicarán con mayor  
detalle a continuación.

La figura 1 representa la disposición del invento en  
la que para permitir comprender mejor el invento, los ..../..

382144



7.

160 almacenamientos primero y último están todavía accionados  
en serie. En ella, la referencia numérica 1 indica el térmi-  
nal de entrada al que se llevan los valores momentáneos ya  
explorados de la señal analógica. La referencia numérica 2 in-  
165 dica el primer condensador de almacenamiento con el primer  
elemento de transferencia de carga asociado, y 6 indica el ge-  
nerador de impulsos de reloj que funciona a la frecuencia  $F_T$ .  
Este generador tiene dos salidas polarizadas opuestamente 6a y  
6b. Las referencias numéricas 3, 4, 5 indican elementos de  
almacenamiento conectados en serie, con cada uno de estos ele-  
170 mentos de almacenamiento, exactamente como el indicado con la  
referencia numérica 2, que consiste en un condensador de alma-  
cenamiento y un elemento de transferencia de carga. Los ele-  
mentos de transferencia de carga están controlados alternativa-  
mente por las señales de salida 6a, 6b, por ejemplo los elemen-  
175 tos de transferencia de carga 3 y 5 por 6b. De la salida del  
elemento de almacenamiento 5 la secuencia de valores momentáneos  
se dirige a las dos redes 8 a 11 y 16 a 19. De las salidas de  
los elementos de almacenamiento 11 y 19 se entregan de nuevo a  
la red de almacenamiento individual 12 a 15. Las redes paralelo  
180 8 a 11 y 16 a 19 están controladas por la frecuencia de reloj  
 $f_T$  que es inferior en un factor de dos. Esta frecuencia de  
reloj que se divide por el factor 2, es proporcionada por el  
divisor de frecuencia 7. Este divisor tiene dos salidas pola-  
rizadas opuestamente 7a y 7b.  $t_0$  indica el tiempo de retardo de  
185 todo el conjunto  $t_1$  indica el tiempo de retardo de las redes  
paralelas. Se supone que A es un valor momentáneo de la señal  
analógica y que  $\bar{A}$  es el valor instantáneo explorado ..../..



582114

190 inmediatamente después como una función del tiempo. La figura  
1 muestra el camino de la señal del valor momentáneo A y del  
valor momentáneo  $\bar{A}$ . Los índices indican la situación con res-  
pecto a la posición en el tiempo en el que el valor momentáneo  
A ó el valor momentáneo  $\bar{A}$  está en el dispositivo de almacena-  
miento respectivo. Así, el valor momentáneo A, en la posición  
de tiempo 1, está en el dispositivo de almacenamiento 2, en la  
195 posición de tiempo 2 en el dispositivo de almacenamiento 3,  
en la posición de tiempo 3 en el dispositivo de almacenamiento  
4, en la posición de tiempo 4 en el dispositivo de almacena-  
miento 5, en la posición de tiempo 5 y 6 en el dispositivo de  
almacenamiento 8, en las posiciones de tiempo 7 y 8 en el  
200 dispositivo de almacenamiento 9, etc. Análogamente, el valor  
momentáneo  $\bar{A}$ , en la posición de tiempo 2 está en el dispositi-  
vo de almacenamiento 2, en la posición de tiempo 3 en el dis-  
positivo de almacenamiento 3, en la posición de tiempo 5 en el  
dispositivo de almacenamiento 5, en las posiciones de tiempo 6  
205 y 7 en el dispositivo de almacenamiento 16, en la posición de  
tiempo 8 y en la 9 en el dispositivo de almacenamiento 17, etc.  
De esta representación es claramente reconocible que las dos  
redes en paralelo transfieren los valores momentáneos cada  
vez la mitad de deprisa y que, por ejemplo, la red 8 a 11  
210 transfiere todos los valores momentáneos de numeración par,  
mientras que la red 16 a 19 transfiere los valores momentáneos  
de numeración impar, o vice-versa. Los elementos de almacena-  
miento 12 a 15 funcionan de nuevo idénticamente a los elemen-  
tos de almacenamiento 2 a 5. Consecuentemente están controlados

382144



9.

215 a la frecuencia superior  $F_T$ . Por el curso de los valores  
momentáneos  $A$  y  $\bar{A}$  en la red 12 a 15 se reconocerá que de nue-  
vo la velocidad de la señal es idéntica a la red de entrada  
1 a 5. En la práctica una división solamente después del  
cuarto dispositivo de almacenamiento - como se ha represen-  
210 tado en la figura 1 - no ofrece ventajas particulares. Por  
esta razón, normalmente solamente tiene que proporcionarse un  
solo dispositivo de almacenamiento 2. Con la ayuda de este  
dispositivo de pre-almacenamiento es posible hacer simultánea-  
mente la exploración de la señal analógica y su conversión  
215 en una secuencia de valores momentáneos. También es actualmen-  
te posible para la señal analógica alimentar las redes parale-  
las inmediatamente. En este caso, sin embargo, tendrán que  
utilizarse dos circuitos de exploración.

En ciertas circunstancias, puede suceder por la  
220 transferencia paralela de los valores momentaneos, que la ate-  
nuación de uno sea superior a la atenuación de la otra red.  
En la práctica, principalmente en el caso de circuitos integra-  
dos, sin embargo, solo hay una probabilidad muy pequeña de que  
suceda ésto cuando las redes paralelas están integradas en una  
225 sola pastilla, porque debido a la disposición serie de un gran  
número de elementos individuales, la dispersión de tolerancias  
de las redes individuales es muy pequeña. Si, sin embargo,  
aparecen tales tolerancias a pesar de ésto, actualmente es po-  
sible, cuando se utiliza una exploración para cada una de las  
230  $m$  redes paralelas, equilibrar el voltaje de la señal analógica  
como si estuviera aplicada a estos  $m$  circuitos de exploración,  
de tal forma con relación a su amplitud, por ejemplo con la

382144



10.

ayuda de potenciómetros, que su tolerancia se compensase.

El empleo de un solo dispositivo de prealmacenamiento 2, por el contrario, ofrece la ventaja de que solamente se requiere un dispositivo explorador. Cuando se utiliza uno de estos dispositivos de pre-almacenamiento con un solo dispositivo de exploración, la compensación de las tolerancias de atenuación que pudieran aparecer eventualmente, puede compensarse equilibrando los elementos de almacenamiento de las  $m$  redes dispuestas en paralelo, por ejemplo, equilibrando los últimos condensadores respectivos de almacenamiento, porque la amplitud de la señal en los condensadores de almacenamiento está en proporción con el tamaño de los condensadores de almacenamiento.

En principio, sin embargo, la adición directa de las salidas de las redes paralelas es posible, pero esto tiene un gran número de inconvenientes. Por ejemplo, puede dejarse muy fácilmente sobre un restante de la frecuencia de reloj  $f_T$ , de forma que se perturbe la señal de inteligencia. Este inconveniente se evita cuando dos redes paralelas son seguidas al menos por un elemento común de almacenamiento  $l_2$  que está controlado a la frecuencia  $F_T$ . Cuando solamente se utiliza uno previo y otro dispuesto subsecuentemente, de estos elementos individuales de almacenamiento, el retardo general  $l$  es  $\Delta l = \frac{2}{2 F_r} = \frac{1}{F_r}$  mayor que  $l_1$ .

La figura 2 muestra la curva de los voltajes 6a, 6b, 7a, 7b en función del tiempo. Como ya se ha mencionado anteriormente, cada elemento de almacenamiento que almacena un valor momentáneo es seguido por otro elemento de almacenamiento que



382148

11.

260 ... está vacío. En la figura 2 se han sombreado respectivamente las áreas de posición de tiempo durante las que el dispositivo de almacenamiento 5 contiene un valor momentáneo. Básicamente, en todas las curvas de voltaje de la figura 2, los saltos que aparecen en la dirección positiva están indicados con líneas de

265 trazo más fuerte. Esto es para señalar que esto es respectivamente el salto con el que se toman los valores momentáneos en el dispositivo de almacenamiento respectivo. Las dos flechas de las curvas 6b a las curvas 7a y 7b están para indicar que el valor momentáneo respectivo según está situado en el dispositivo de

270 almacenamiento 5, es dirigido una vez por el impulso de reloj 7a al dispositivo de almacenamiento 8 y en el caso de tiempos sucesivos, por el impulso de reloj 7b al dispositivo de almacenamiento 16.

La figura 3 muestra una disposición de acuerdo con el

275 invento en la que solamente se utiliza un dispositivo de exploración 21 para explorar la señal analógica. La señal analógica que tiene que explorarse se lleva al terminal 20. La referencia numérica 21 indica un conmutador electrónico que, a la frecuencia  $F_T$  está solamente cerrado temporalmente dentro de un periodo. En

280 el estado de cerrado, transfiere el potencial de la señal analógica a la capa superior del condensador 22. El voltaje de conmutación que efectúa el cierre momentáneo de este conmutador es proporcionado por un generador de impulsos 23 que es controlado por el generador de impulsos de reloj a la frecuencia  $F_t$

285 y que solamente da impulsos de una duración relativamente corta. Este formador de impulsos 23 está controlado por la salida 6b del generador de impulsos de reloj 6, y suministra impulsos de corta



12.

duración que empiezan con el salto al valor positivo del voltaje 6b.

290 Una de las dos redes paralelas consiste en los transistores 24 a 28 y en los condensadores 32 a 35, y la otra está constituida por los transistores 28 a 31 y por los condensadores 36 a 39. Los condensadores sirven respectivamente como elementos de almacenamiento y los transistores como elementos de  
295 transferencia de carga. Las dos redes paralelas están controladas por los voltajes de impulsos polarizados opuestamente 7a y 7b que se extraen del divisor de frecuencia 7. Estos voltajes son de la frecuencia  $f_T$  que, en este caso, es igual a  $\frac{F_T}{2}$ . Estas dos redes paralelas son seguidas por dos elementos de  
300 transferencia de carga 40 y 41 que están controladas por un voltaje de impulsos 6a a la frecuencia  $F_T$ . Desde el condensador de salida 42, la señal se lleva a un circuito sumador 43 al que se lleva adicionalmente el voltaje 6b. En este circuito sumador la secuencia de valores momentáneos según están aplicados al  
305 condensador 42, se liberan de los impulsos superpuestos 6a.

Con relación a la forma de funcionamiento del circuito, deben señalarse los puntos siguientes: Los potenciales de los voltajes de impulsos 6a, 6b, 7a, 7b se eligen de forma que sus valores positivos permanezcan a cero voltios. La señal analógica  
310 que se aplica al terminal 20, se aplica momentáneamente a la cara superior del condensador 22, esto es, en una posición de tiempo en la que la cara inferior del condensador que está conectado al voltaje 6b, está a cero voltios. Con esta suposición, el potencial de la señal analógica no puede caer por debajo del valor de  
315 cero voltios, porque de otra forma, en la condición de cerrado del conmutador 21, los transistores 24 y 28 serían conductores.



Además, la señal analógica no puede exceder del valor positivo a que es idéntico a la amplitud del voltaje 6b, porque de otra forma, durante la siguiente mitad del periodo de impulso de reloj 6b, los transistores 24 ó 28 no podrían hacerse conductores respectivamente. La referencia numérica 7 indica un divisor de frecuencia al que se lleva igualmente el voltaje 6b. Tiene los dos voltajes de salida 7a y 7b que le sirven para controlar las dos redes paralelas.

La forma de funcionamiento de la transferencia de carga del condensador precedente respectivo al condensador siguiente subsecuentemente se explicará con relación a un ejemplo. Si, por ejemplo, el condensador 32 se ha cargado con su cara superior a un potencial de +2 voltios, mientras que su cara inferior a la que está aplicado el voltaje 7a, está a un nivel de cero voltios, entonces, después de un lapso de medio periodo de 7a, el potencial de este voltaje saltará a -a, cuando a es la amplitud del voltaje del impulso 7a. En este momento el electrodo de base del transistor 25 está a cero voltios, de forma que el transistor 25 se hace conductor, y circulará una corriente de emisor hasta que el potencial de la placa superior del condensador 32 llegue al nivel de cero voltios. La carga es transferida casi completamente al condensador 34 porque la corriente de base puede considerarse como despreciable. Después de un lapso de otro medio periodo, el potencial de la capa inferior del condensador 32 salta de nuevo a cero voltios, de forma que ahora el potencial de la capa superior se eleva a un valor de voltaje de +a. En estas condiciones, el condensador 32 es capaz de tomar cargas del condensador

382144



- 14 -

22, a través del elemento de transferencia de carga 24.  
Todos los pasos de las dos redes funcionan analógicamente en  
la misma forma. De los condensadores de salida 35 y 39 de las  
dos redes, estas cargas se llevan a través de los elementos  
350 de transferencia de carga 40 y 41 al condensador de salida 42.  
Haciendolo así, cada vez uno de los elementos de transferen-  
cia de carga 40 ó 41 funcionan alternativamente dependiendo  
del potencial que esté aplicado a la capa inferior respectiva  
de los dos condensadores. Como se ha mencionado, en el circui-  
355 to sumador 43 la señal de salida se libera de los impulsos de  
reloj por una adición de polarización opuesta. En una forma,  
conocida per se, esta liberación puede hacerse también con la  
ayuda de otro conmutador electrónico que sirve para conectar  
un condensador de salida adicional temporalmente al condensa-  
360 dor de salida 42.

La figura 4 muestra una modificación con otros ele-  
mentos de transferencia de carga. Estos elementos de transfe-  
rencia de carga consisten en transistores y diodos dispuestos  
en el conductor de colector. Los transistores no están contro-  
365 lados por sus electrodos de base, de forma que la unión de los  
diodos del colector tendrá que utilizarse para prevenir que el  
diodo del colector de estos transistores se abra. Una ventaja  
de este circuito consiste en que en vez de los dos transistores  
24 y 28, solo se requiere un transistor 44 y dos diodos 45 y 46.

370 También puede utilizarse para cada red, en vez de un  
solo circuito explorador 21 como se ha representado en las figu-  
ras 3 y 4, un circuito explorador separado. Este gasto adicio-  
nal está también justificado cuando la respuesta de frecuencia



382144 15.

375 de las dos redes o las atenuaciones de las dos redes sean diferentes.

Por fines de integración, se ha considerado principalmente la técnica MOS como adecuada. De acuerdo con la técnica MOS conocida, un circuito como el de la figura 3 puede hacerse muy facilmente con poco gasto.

380 Para simplificación, los ejemplos de las figuras 1 y 3 y 4 representan el caso en que  $m = 2$ . En la mayoría de los casos basta con una división en dos caminos. Es posible otra división en la forma análoga. Al hacerlo así, sin embargo, es necesario generar pares de voltajes polarizados opuestamente con una diferencia de fase de  $\frac{360^\circ}{m}$ . Dentro de las redes, las señales de impulsos pueden ser señales rectangulares simétricas. Los primeros elementos de transferencia de carga, cuando se utiliza un solo circuito explorador, pueden ser controlados con la ayuda de impulsos, cuya duración es tan corta que cada vez  
385  
390 solamente se hace conductor uno de los elementos paralelos de transferencia de carga, porque de otra forma la carga aplicada al condensador 22 circularía simultáneamente por dos canales.

Este invento corresponde a una solicitud de patente formulada en Alemania el 24 de julio de 1969 señalada con el  
395 número P. 1937731.2 y se acoge por lo tanto a los beneficios que otorgan los convenios internacionales vigentes.

NOTA

Los puntos de invención propia y nueva que se presentan para que sean objeto de esta patente de veinte años son los siguientes:

400



382114

16.

1.- Una línea de retardo para señal analógica

en la que se derivan de una señal analógica valores instan-  
 táneos a una frecuencia de reloj  $F_T$  superior al doble del  
 valor de la frecuencia máxima de la señal analógica que se trans-  
 mite, dirigiéndose estos valores instantáneos con la ayuda de  
 405 elementos activos (por ejemplo transistores) controlados como  
 elementos de transferencia de carga por medio de impulsos de  
 reloj, de condensador de almacenamiento a condensador de al-  
 macenamiento y en el que, en la salida de la línea de retardo,  
 410 se derivan o extraen los valores momentáneos retardados con el  
 retraso general de  $\lambda = \frac{5}{2 F_T}$  de la señal analógica cuantificada a  
 la frecuencia de reloj  $F_T$  en la que S es un número entero carac-  
 terizado en éste porque los valores instantáneos de la señal  
 analógica según se toman a la frecuencia  $F_T$  se llevan en una  
 415 forma alternativa ciclicamente a m redes de retardo en paralelo cc  
 constituidas por condensadores de almacenamiento y elementos  
 de transferencia de carga, y porque los elementos de transferen-  
 cia de carga de dichas m redes paralelas de retardo están con-  
 troladas respectivamente por impulsos de reloj a una frecuencia  
 420  $F_T = \frac{F_T}{m}$ , y porque el número S de condensadores de almacena-  
 miento de cada una de dichas redes de retardo conectadas en pa-  
 ralelo es igual al doble del producto del tiempo de retardo  
 inherente  $\lambda$  de estas redes y de su frecuencia de reloj  $f_T$ , y  
 porque los valores momentáneos retardados de la señal analógica  
 425 se extraen de los últimos condensadores de almacenamiento res-  
 pectivos de estas redes en una forma alternativamente cíclica  
 a la frecuencia  $F_T$ , y porque m es un número entero, y porque  
 además es aplicable que  $\lambda_1 = \lambda$



430 2.- Una línea de retardo como la del punto 1 caracterizada porque los valores momentáneos retardados de la  
señal analógica se extraen del último condensador respectivo  
de las líneas de retardo en paralelo con la ayuda de  $m$  elementos de transferencia de carga que están controlados por  
impulsos de reloj a la frecuencia  $f_T$  que están entre sí con  
435 un desplazamiento de fase de  $\frac{360^\circ}{m}$ , y están aplicados alternativamente a un solo condensador de almacenamiento.

440 3.- Una línea de retardo como la del punto 1, caracterizada en éste porque los valores momentáneos extraídos  
de la señal analógica con la ayuda de un conmutador electrónico controlado a la frecuencia  $F_T$ , se llevan a un primer condensador de almacenamiento, desde donde se extraen con la ayuda  
de  $m$  elementos de transferencia de carga controlados por impulsos de reloj a la frecuencia  $f_T$  y desplazados en fase entre sí en  
445  $\frac{360^\circ}{m}$  y que se llevan alternativamente al primer condensador de almacenamiento respectivo de las  $m$  redes de retardo en paralelo.

450 4.- Una línea de retardo para señal analógica.  
Tal y como se describe en la memoria que antecede, representado en los dibujos que se acompañan y a los fines especificados.

382144



18.

Esta memoria consta de DIECIOCHO hojas escritas  
por una sola cara.

MADRID,

24 JUL. 1970

A handwritten signature in cursive script, appearing to read "M. G. Santamaria".



M. G. SANTAMARIA  
VICE-SECRETARIO GENERAL

A large, stylized handwritten mark or signature in the bottom left corner of the page, consisting of several sweeping lines.



3/1

STANDARD ELECTRIC

24 JUL 1970





Fig. 1



*Alfonso Santamaria*  
 ALFONSO SANTAMARIA  
 INGENIERO EN ELECTRICIDAD



3/1

STANDARD ELECTRICAL





Fig. 1

24 JUL 1970



*M. G. Santamaria*  
 M. G. SANTAMARIA  
 VICE-SECRETARIO GENERAL



382144





Fig. 2

24 JUL 1970



*M. G. Santiam*  
M. G. SANIAM  
VICE-SECRETARIO GENERAL

Fig. 4




Fig. 3



*M. G. Santamaria*  
M. G. SANTAMARIA  
VICE-SECRETARIO GENERAL