

P.- 43.907

376128

PHN 3773

Spain

VD/AL



**Memoria descriptiva**

SECCION TECNICA  
CLASIFICACION I.P.C.  
CLASE H04  
SUBCLASE M

para solicitar PATENTE DE INVENCION EN ESPAÑA por 20 años

a nombre de N.V. PHILIPS 'GLOEILAMPENFABRIEKEN

entidad / de nacionalidad holandesa

con domicilio en Emmasingel 29, Eindhoven, Holanda

por: "UN DISPOSITIVO DE ALMACENAMIENTO CAPACITIVO DE CORRIEN  
TE ELECTRICA"

(Clase Internacional G06g)

26.2.70.

3 MAR



El invento se refiere a una memoria o dispositivo de almacenamiento capacitivo que comprende una sucesión de condensadores y transistores. Las memorias capacitivas se emplean a menudo como retardadores, por ejemplo, para señales de audiofrecuencia o videofrecuencia. Para este objeto, la transferencia de información entre dos de los condensadores de la memoria debe ser tan exenta de distorsión como sea posible. Una de estas memorias capacitivas es conocida por la solicitud de Patente holandesa Nº 6.414.949. En esta conocida memoria, los condensadores van conectados en serie con los trayectos de base a colector de los transistores. El emisor y la base de cada transistor van conectados a tierra a través de una resistencia de emisor y a través de una resistencia de base, respectivamente, estando también la base de cada transistor conectada a tierra a través de un diodo semiconductor. El colector de cada transistor va conectado a un manto de tensión de conmutación, a través de un conmutador electrónico.

Para el funcionamiento satisfactorio de la memoria conocida, la ganancia de corriente de cada etapa de transistor debe ser substancialmente igual a 1, lo que implica que el cociente del valor de la resistencia de base dividido por el valor de la resistencia de emisor debe ser substancialmente igual a 1. Si este cociente es  $< 1$ , el empleo de un gran número de transistores en la sucesión dará origen a una considerable atenuación de la señal. Si este cociente es  $> 1$ , el empleo de un gran número de transistores en la sucesión hará que la señal alcance su máximo antes de llegar al fin de la sucesión, de

30  
26.2.70...

3 MA



lo que resultará una fuerte distorsión.

5 Además, en la memoria ya conocida, se producirá siempre la distorsión de la señal; debido al hecho de que la corriente que pasa a través de la resistencia de emisor de cada transistor es función de la tensión de umbral base-emisor del transistor respectivo. Por añadidura, la tensión de umbral base-emisor depende de la temperatura, de modo que la distorsión será también dependiente de la temperatura. Para que dicha distorsión se mantenga pequeña, la señal entre los bornes de la resistencia de base debe tener una gran amplitud.

10 Además, en la memoria ya conocida, la capacitancia de cada uno de los condensadores de la memoria debe ser muchas veces mayor que las capacitancias base-colector de los transistores utilizados, porque en otro caso se producirá modulación cruzada, con la consiguiente distorsión importante de la señal. Como la capacitancia base-colector es generalmente grande, por ejemplo, de 2 pF, la capacitancia de la memoria debe ser muy grande, por ejemplo, de 100 pF, lo que hace a la memoria conocida inprovechable para operar con señales de alta frecuencia y para ser integrada.

20 Es objeto del presente invento el proveer una memoria capacitiva que no presente los inconvenientes arriba expuestos y que sea adecuada para su integración, y el invento se caracteriza por que los condensadores van conectados en serie con los recorridos de la corriente principal de los transistores, a la vez que los transistores son, alternativamente, de tipos opuestos de conductibilidad.

30  
26.2.70.

376128

3 MAR



La memoria capacitiva conforme al invento tie  
ne la ventaja de que la ganancia de corriente de cada eta  
pa de transistor no viene determinada por el cociente de  
dos valores de resistencias, a la vez que es posible su-  
5 primir ambas resistencias. Como resultado de ello, la me-  
moria puede ser integrada más fácilmente, y pueden conec-  
tarse en cascada mucha más etapas antes de que aparezca  
una distorsión apreciable de la señal.

La memoria capacitiva conforme al invento tie  
10 ne la ventaja adicional de que para evitar la modulación  
cruzada los condensadores de memoria deben ser mayores  
que las capacitancias emisor-colector de los transistores  
empleados; debiendo entenderse aquí la expresión "modula-  
ción cruzada" como significando que dos señales experimen  
15 tales consecutivas se influyen una a otra, debido al he-  
cho de que dicha capacitancia parásita colector-base for-  
ma un acoplamiento directo entre dos condensadores de me-  
moria consecutivos. Como la capacitancia colector-emisor  
de un transistor actual integrado es de alrededor de 0,01  
20 pF sin que se tomen especiales medidas, la capacitancia  
de la memoria puede ser ahora de 5 pF antes de que aparez  
ca una distorsión apreciable de la señal. En consecuencia,  
la memoria conforme al invento es apta para operar, por  
ejemplo, con señales de videofrecuencia.

Una ventaja adicional de la memoria capacitiva  
25 conforme al invento es el hecho de que la máxima ampli-  
tud permisible de la señal de conmutación viene ahora de-  
terminada por la tensión de ruptura colector-base de los  
transistores empleados ( $\approx$  60 volt), la cual es muchas  
veces mayor que la tensión de ruptura emisor-base ( $\approx$  6  
30

26.2.70.

376128

3 MAR



volt). De aquí, que la memoria capacitiva conforme al in  
vento es altamente idónea para operar con señales de audio  
frecuencia, para cuyo empleo la relación señal/perturba-  
ción ha de satisfacer condiciones muy estrictas (por ejem-  
5 plo, ser igual a 70 dB), porque la relación señal/pertur-  
bación es aproximadamente proporcional a  $\sqrt{\frac{C \cdot E}{n}}$ , donde  
C es el valor de la capacitancia de la memoria, E es la  
máxima amplitud permisible de la señal de conmutación, y  
n es el número de condensadores de memoria utilizados.  
10 Así, el aumento de la máxima amplitud permisible E de la  
señal de conmutación por un factor de 10, proporciona una  
relación señal/perturbación que es mejor, en  $\sqrt{10} = 10$   
dB.

Se describirá ahora una realización del inven-  
15 to, por vía de ejemplo, con referencia al adjunto dibujo  
diagramático, en el que:

La Fig. 1 es el esquema del circuito de una  
memoria capacitiva conforme al invento, y

20 La Fig. 2 muestra los perfiles de las ondas  
de tensión que se producen en varios puntos de esta memo-  
ria.

Haciendo ahora referencia a la Fig. 1, los  
condensadores de memoria  $C_0$  a  $C_n$  van conectados en serie  
con los trayectos de la corriente principal de los transis-  
25 tores  $T_1$  a  $T_n$ . Estos transistores  $T_1$  a  $T_n$  son, alternati-  
vamente, de tipos opuestos de conductibilidad. Se observa  
rá que en los transistores bipolares el trayecto de la co-  
rriente principal está definido como el trayecto emisor-  
colector, mientras que en los transistores de efecto de  
campo, el trayecto de la corriente principal se define co-

30  
26.2.70.



mo el trayecto entre la entrada y la salida. Las bases de los transistores  $T_1$  a  $T_n$  van conjuntamente conectadas a un punto de potencial constante. Entre la base y el emisor de cada transistor  $T_x$  ( $x = 1, \dots, n$ ) hay conectado un diodo semiconductor  $D_x$  ( $x = 1, \dots, n$ ) que es de un tipo de conductibilidad opuesto al del transistor  $T_x$  ( $x = 1, \dots, n$ ). El colector de cada transistor  $T_x$  va conectado a un manantial S de tensión de conmutación, a través de un diodo semiconductor  $B_x$  ( $x = 1, \dots, n$ ) del mismo tipo de conductibilidad que el antes mencionado diodo  $D_x$ . El primer condensador de memoria  $C_0$  tiene su terminal más distante del emisor del transistor  $T_1$  conectado a través de un diodo semiconductor  $B_0$  al manantial S de tensión de conmutación, y también, a través de un circuito discriminador A, a un manantial  $V_i$  de tensión de señal.

El funcionamiento de la memoria capacitiva se describirá ahora más ampliamente, con referencia a la Fig. 2. En la Fig. 2a, la tensión de salida del manantial de tensión de conmutación se ha trazado en función del tiempo. La amplitud de la tensión de conmutación se ha hecho igual a  $(E + 2V_j)$  volt, en donde  $V_j$  es igual a la caída de tensión entre bornes de los diodos  $D_x$  y  $B_x$  ( $x = 1, \dots, n$ ), en sus estados conductivos, y a la tensión de umbral base-emisor de los transistores utilizados. En la Fig. 2b se ha trazado la señal de entrada  $V_i$  en función del tiempo, y esta Figura muestra también muestras experimentales de señal  $\Delta V_1, \Delta V_2, \Delta V_3$  y  $\Delta V_4$ , que el circuito discriminador A entrega en los intervalos de tiempo  $\tau_1, \tau_3, \tau_5$  y  $\tau_7$ , respectivamente, como se ve en los bloques rayados de la figura. En el intervalo de tiempo  $\tau_1$  el ma

30  
26.2.70.

376128

3 MAR 1970

nantial S de tensión de conmutación entrega una tensión que es igual a  $(E + V_j)$  volt. En su consecuencia, el transistor  $T_1$  y el diodo  $B_0$  quedan inactivos. La tensión entre el terminal del condensador  $C_0$  conectado al diodo  $B_0$ , y la tierra, será igual a  $-(E - V_j) + \Delta V$  volt. La corriente circulará a través del condensador  $C_0$  y del diodo  $D_1$  hasta que la tensión entre bornes del condensador  $C_0$  se haya hecho igual a  $-(E - \Delta V)$  volt. Durante el mismo intervalo de tiempo  $\tau_1$ , el transistor  $T_2$  y el diodo  $B_1$  serán conductores, de modo que la corriente circulará a través del diodo  $B_1$ , el condensador  $C_1$  y el transistor  $T_2$ , hasta que la tensión en los bornes del condensador  $C_1$  sea igual a  $+E$  volt. Así, en el intervalo de tiempo  $\tau_1$  la información  $\Delta V_1$  ha sido transferida al condensador  $C_0$ ; la tensión entre bornes de este condensador se ha incrementado en  $\Delta V_1$  con respecto a su tensión de referencia de  $-E$  volt.

En el intervalo de tiempo  $\tau_2$  el manantial de tensión de conmutación S entrega una tensión que es igual a  $-(E + 2V_j)$  volt. Como consecuencia, los diodos  $D_2$  y  $B_0$  y el transistor  $T_1$  se harán conductores. La corriente circulará a través del diodo  $D_2$ , condensador  $C_1$ , transistor  $T_1$ , condensador  $C_0$  y diodo  $B_0$ . Esta corriente circulará hasta que la tensión en bornes del condensador  $C_0$  se haya hecho igual a  $-E$  volt. Cuando los condensadores  $C_0$  y  $C_1$  tienen valores iguales, la tensión en bornes del condensador  $C_1$  caerá en  $\Delta V_1$ , como se ve en la Fig. 2d. Así, en el intervalo de tiempo  $\tau_2$  la información  $\Delta V_1$  ha sido desviada al condensador  $C_1$ . En el mismo intervalo de tiempo  $\tau_2$ , el transistor  $T_1$  y los diodos  $B_2$  y  $D_4$  serán conductores, de modo que la corriente circulará a través del

30  
26.2.70.

3 MAR



diodo  $D_4$ , condensador  $C_3$ , transistor  $T_3$ , condensador  $C_2$  y diodo  $B_2$  hasta que la tensión en bornes del condensador  $C_2$  se haya hecho igual a  $-E$  volt.

5 En el intervalo de tiempo  $\tau_3$  el manantial  $S$  de tensión de conmutación entrega una tensión que es igual a  $+(E + 2V_j)$  volt. Como consecuencia, los diodos  $B_1$  y  $D_3$  se harán conductores. La corriente circulará a través del diodo  $B_1$ , condensador  $C_1$ , transistor  $T_2$ , condensador  $C_2$  y diodo  $D_3$ , hasta que la tensión en bornes del condensador  $C_1$  se haga igual a  $+E$  volt. Cuando los condensadores  $C_1$  y  $C_2$  tienen valores iguales, la tensión en bornes del condensador  $C_2$  se incrementará en  $\Delta V_1$ . En el intervalo de tiempo  $\tau_1$  la formación  $\Delta V_1$  es desviada al condensador  $C_2$ . Una transferencia similar se aplica a las muestras experimentales de señal  $\Delta V_2$ ,  $\Delta V_3$  y  $\Delta V_4$ .

10

15

Los diodos de número par  $B_0$ ,  $B_2$ ,  $B_4$ ,... representados en la Fig. 1 pueden reemplazarse por otros tantos diodos base-emisor de un transistor multi-emisor tipo p-n-p. Los diodos de número impar  $B_1$ ,  $B_3$ ,... pueden reemplazarse por otros tantos diodos base-emisor de un transistor multi-emisor tipo n-p-n.

20

Se observará que el invento no se restringe a la realización descrita, y que para un perito en la técnica son posibles múltiples variantes dentro del objeto del invento. Así, pueden utilizarse, tanto los transistores bipolares, como los de efecto de campo. Además, pueden utilizarse tanto los transistores de efecto de campo que tengan una región de canal de tipo n como del tipo p, como los transistores de efecto de campo de los tipos de enriquecimiento y de empobrecimiento. Además, la disposición

25

30

26.2.70.

376128



3M

5 del circuito representado en la Fig. 1 puede utilizarse con ventaja como filtro para señales eléctricas. También es posible utilizar circuitos tradicionales de entrada y salida en combinación con la disposición de circuito re-

presentada en la Fig. 1. Además, es también posible conectar dos o más circuitos como el de la Fig. 1 en paralelo, con entrada o entradas comunes y/o salida o salidas comunes.

10 La presente solicitud que corresponde a la presentada en Holanda, el 4 de Febrero de 1.969, bajo el número 6901778, se acoge a los beneficios del artículo 51 del vigente Estatuto sobre Propiedad Industrial.

REIVINDICACIONES

15 Los puntos de invención propia y nueva que se presentan para que sean objeto de esta solicitud de Patente de Invención en España, por VEINTE años, son los siguientes:

20 1.- Un dispositivo de almacenamiento capacitivo, que comprende una secuencia de condensadores y transistores, caracterizado porque los condensadores están conectados en serie con las trayectorias de corriente principales de los transistores, mientras que los transistores, alternativamente, son de tipos de conducti-

vidad opuestos.

24 2.- Un dispositivo según la reivindicación 1,

26.2.70.



5 en el cual cada transistor tiene un electrodo de control,  
un emisor o entrada y un colector o salida, caracterizado  
porque los electrodos de control están interconectados y  
está conectado entre el electrodo de control y el emisor  
o entrada de cada uno de los transistores, un diodo semi-  
conductor de un tipo de conductividad opuesto al del tran-  
sistor, estando conectado el colector o salida de cada  
transistor a un manantial de tensión de conmutación, a  
través de un diodo semiconductor de un tipo de conductivi-  
10 dad igual al del diodo semiconductor anteriormente cita-  
do.

3.- Un dispositivo según la reivindicación 1,  
caracterizado porque el emisor o entrada de cada transis-  
tor de número par de la secuencia, está conectado a un  
15 emisor de un primer transistor de emisor múltiple, que  
tiene un tipo de conductividad opuesto al del transistor  
respectivo, estando conectado el colector o salida de es-  
te transistor, a través de un diodo semiconductor de un  
tipo de conductividad igual al del transistor citado de  
emisor múltiple, a un manantial de tensión de conmutación,  
20 mientras que el emisor o entrada de cada transistor de nú-  
mero impar de la secuencia está conectado a un emisor de  
un segundo transmisor de múltiples emisores, que tiene un  
tipo de conductividad opuesto al del transistor respecti-  
vo, estando conectado el colector o salida de este tran-  
25 sistor a un manantial de tensión de conmutación, a través  
de un diodo semiconductor de un tipo de conductividad  
igual al del segundo transistor de emisor múltiple.

30  
26.2.70.

4.- Un dispositivo de almacenamiento capacitivo de corriente eléctrica.

376128



Tal y como se ha descrito en la Memoria que antecede, representado en el dibujo que se acompaña y para los fines que se han especificado.

5 Esta Memoria consta de once hojas escritas a máquina por una sola cara.

Madrid,

3 MAR. 1970

P. A.



Alberto de Eizaburu  
Por Poderes

G.D.S.  
26.2.70.

376128

376128

3 MA



*[Handwritten signature]*  
 NEDERLANDSE PHILIPS GLOBO-INDUSTRIE B.V.  
 ROTTERDAM