

348302

P.- 36.863

15 DIC. 1961

**Memoria descriptiva**



**para solicitar** PATENTE DE INVENCION **por veinte años**

**a nombre de** RADIO CORPORATION OF AMERICA

**entidad / de nacionalidad** norteamericana

**con domicilio en** 30 Rockefeller Plaza, Nueva York, N.Y.,  
Estados Unidos de América

**por:**

" UN METODO PARA FABRICAR UN CIRCUITO INTEGRADO DE SEMICONDUCTOR DE TIPO MONOLITICO "

(Clase Internacional H011 H03k)



Este invento se refiere a la fabricación de circuitos integrados mejorados del tipo de semiconductor monolítico y, más específicamente, a circuitos que incluyen pares de transistores MOS complementarios.

5 El transistor MOS es un tipo de dispositivo que opera por corriente de transportadores de carga de mayoría, el cual comprende una fuente y electrodos de drenaje situados a corta distancia entre sí en una capa de substrato de material semiconductor de un solo cristal y  
10 un canal de conducción entre la fuente y los electrodos de drenaje. El dispositivo también incluye un control, o puerta de electrodo, para controlar la corriente de transportador de carga a través del canal, comprendiendo una capa delgada de aislación adyacente al canal y una capa metálica  
15 lica sobre la capa aislante. Las conexiones del circuito son hechas con la fuente y con los electrodos de drenaje y de puerta.

Debido a su relativa simplicidad de fabricación y a sus características de circuito, los transistores MOS son de interés en circuitos integrados del tipo de  
20 semiconductor monolítico, en particular para ser aplicado en computadores. Los circuitos inversores de computador digital del tipo de puerta Nand pueden incluir parejas de transistores MOS de tipos opuestos (complementarios). Esto  
25 es, en cada par de transistores uno tiene un canal de tipo N y el otro tiene un canal de tipo P. Se ha comprobado que la fabricación simultánea de transistores que tengan las características deseadas de dos tipos es un problema difícil. Se ha sugerido previamente que se fabrique cada tipo de transistor  
30 en una isla separada de material semiconductor del



tipo de conductividad apropiada y encajar estas islas en un substrato aislante. Sin embargo, este procedimiento puede ser de un costo indeseablemente elevado y aumenta la complejidad de la unidad completa.

5                    En el dibujo la FIGURA 1 es una vista en perspectiva de una parte de un circuito integrado, que incluye dos transistores MOS complementarios de acuerdo con la presente invención;

10                    Las FIGURAS 2 a la 10 muestran los pasos sucesivos de la fabricación de la porción mejorada del circuito de la FIGURA 1; y

La FIGURA 11 es un diagrama de un circuito inversor en el cual se puede utilizar este invento.

15                    En resumen, un aspecto de la presente invención es proveer un circuito integrado del tipo de semiconductor monolítico comprendiendo un par de transistores MOS complementarios en un solo cuerpo de substrato semiconductor, los transistores siendo fabricados en partes del substrato semiconductor que son de tipos opuestos de conductividad. Otros aspectos de la invención están relacionados con las técnicas de fabricación del circuito mejorado, en particular el método de enfriamiento de la unidad en una corriente de oxígeno puro después de haberse realizado la formación del electrodo de puerta en las capas aislantes sobre los canales de los transistores, y bombardeando iones en la superficie del semiconductor con anterioridad al depósito de la capa metálica donde se deberá efectuar el contacto óhmico con la fuente y los electrodos de drenaje.

20

25

30                    Con relación a la FIGURA 1, un circuito mejorado de acuerdo con el presente invento comprende un subs

15



trato 2 semiconductor monocristalino de conductividad tipo N, teniendo un par de transistores complementarios MOS, uno de los cuales, 4, incluye una fuente 6 de tipo P y un drenaje 8 de tipo P conectado a través de un canal 10 tipo P de capa de acumulación delgada, el cual canal se encuentra en la superficie superior del cuerpo semiconductor. Un electrodo metálico 12 hace el contacto óhmico con el electrodo de fuente 6 y un electrodo metálico 14 hace contacto óhmico con el drenaje 8. El transistor incluye un electrodo de puerta que comprende una capa 16 de óxido aislante que cubre la superficie del cuerpo semiconductor 2 sobre el canal 10 de capa de acumulación inducida y una capa metálica 18 superpuesta sobre la capa aislante 16. La capa de acumulación en realidad no se encuentra presente hasta que un medio de paso negativo es colocado en el electrodo de puerta 18 ya que dicha capa es solamente una acumulación de un exceso de agujeros debido a la repulsión de electrones que son expelidos de la superficie.

El otro transistor de la pareja comprende un segundo transistor MOS 20 que tiene una fuente 22 de tipo N y un drenaje 24 de tipo N conectado a un canal 26 de capa delgada de inversión tipo N, el cual canal se encuentra en la superficie superior del cuerpo semiconductor. Un electrodo metálico 28 hace contacto óhmico con la fuente 22 y un electrodo metálico 30 hace contacto óhmico con el electrodo de drenaje 24. Este transistor tiene también un electrodo de puerta que comprende una capa aislante de óxido 32 que cubre el canal 26 y una capa metálica 34 sobre la capa aislante 32. El canal 26 se extiende en realidad hacia adentro de la capa de óxido 32. El segundo transistor



20 se encuentra dentro de una región 36 de tipo P que se  
extiende parcialmente a través del substrato semiconductor.  
El resto de la porción del circuito integrado que se mues-  
tra está protegido con una capa de óxido 38. El circuito  
5 integrado completo puede comprender otros componentes (que  
no se muestran) a los cuales se conectan los electrodos de  
los transistores 4 y 20, preferentemente por medio de ban-  
das delgadas de metal (que no se muestran) las cuales se  
extienden sobre la cubierta del óxido 38. Se deberá enten-  
10 der que la fuente y los electrodos de drenaje de uno de los  
transistores pueden ser invertidos para facilitar la cone-  
xión de los pares de electrodos en un circuito.

Seguidamente se ofrece un ejemplo de téc-  
nica para fabricar el dispositivo de la Figura I. Se pre-  
15 sume que los transistores que se describirán son de tipo  
de aumento. Los transistores MOS de aumento son dispositi-  
vos que substancialmente no tienen conducción de canal en-  
tre la fuente y el drenaje cuando el medio de puerta está  
a cero.

20 Refiriéndonos ahora a la FIGURA 2, el mate-  
rial inicial que se utiliza es una oblea 2, de 5-7 mils de  
espesor, del tipo N, químicamente pulida y de cristal sili-  
cón único. Un material con 5 óhm-centímetro de resistivi-  
dad se utiliza ventajosamente. Primero se hace una capa  
25 de silicón bióxido 38, mediante crecimiento térmico, sobre  
toda la superficie superior del substrato de silicón de la  
oblea 2 y una abertura 40 es entonces hecha por grabado a  
través del óxido donde deberá ocurrir la subsiguiente difu-  
sión de tipo P. La capa de óxido puede tener, por ejemplo,  
30 un espesor aproximado de  $5000 \text{ \AA}$ . La abertura 40 puede ser



grabada en la capa de óxido utilizando una fórmula para grabar tal como la fórmula suavizada compuesta de fluoruro de amonio, fluoruro de hidrógeno y agua. Un fotoresistor y técnicas de exposición convencionales son utilizados para definir el area de la abertura. Debajo de la abertura se forma una región de tipo P 36 mediante la difusión de boro hacia adentro del sustrato de tipo N de la oblea 2.

El boro se difunde hacia adentro de la oblea por un proceso de dos etapas o pasos. Primero el boro se deposita en el silicón a 800°C. durante treinta minutos desde una fuente de nitruro de boro y utilizando gas nitrógeno para conducirlo. Se incluye una corriente de oxígeno para proteger la superficie de silicón y para ayudar a la formación de tri-óxido de boro. El tri-óxido de boro es reducido a boro básico o elemental el cual entonces se difunde hacia adentro del sustrato de la oblea 2. Después de treinta minutos se interrumpe la difusión y una porción de la capa de óxido 38 es quitada para poder sacar el boro que se ha difundido hacia adentro de la capa de óxido y que posteriormente puede difundirse completamente a través de la capa y ocasionar la formación de areas de difusión de boro no deseadas en el sustrato de la oblea. Es suficiente con que se quite 1000 Å aproximadamente de la capa de óxido con la misma fórmula suavizada para grabar que se usó para abrir el agujero 40 con anterioridad a la difusión de boro.

El segundo paso en la difusión del boro se realiza entonces a 1200°C. en una atmósfera de oxígeno seco durante 16 horas. Esto hace que el boro penetre más en



el silicón y provee una región de tipo P con una concentración superficial de boro de  $4.6 \times 10^{16}$  átomos por  $\text{cm}^3$ .

Una unión P-N es formada a 6 micrones aproximadamente debajo de la superficie del substrato de la oblea 2 y ésta  
5 unión tiene una ruptura de inversión en el orden de 150 voltios y a menos de 10 microamperes. La resistividad de la región tipo P 36 es de 1 ohmio-cm., aproximadamente, dentro de la profundidad en la que deberán formarse las regiones de fuente y de drenaje.

10 En relación con la Figura 3, la porción de capa de óxido 38 que se quitó para formar la región de tipo P 36 es ahora sustituida por una capa de silicón bióxido 38 que se hace mediante crecimiento térmico con un espesor aproximado de  $7000-7500 \text{ \AA}$  y nuevas aberturas 44 y 46  
15 son grabadas a través de la capa de óxido 38 empleando un fotoresistor y técnicas de grabado convencionales. Las aberturas 44 y 46 habrán de ser utilizadas para difundir impurezas hacia adentro y formar las regiones de fuente y de electrodos de drenaje, respectivamente, de un transistor MOS 4 según se muestra en la FIGURA 1. La región de  
20 fuente 6 y la región de drenaje 8 son formadas mediante depósito de nitruro de boro a través de las aberturas 44 y 46 y difundiendo boro hacia adentro de la oblea substrato 2 a  $1100^\circ \text{C}$ . durante 20 minutos. Bajo éstas condiciones la  
25 concentración superficial del boro es de  $2 \times 10^{20}$  átomos por  $\text{cm}^3$ . aproximadamente. Los bordes adyacentes de las regiones de fuente y de drenaje en este ejemplo se encuentran a 0.39 a 0.41 mil de separación.

Refiriéndonos a la FIGURA 4, las aberturas  
30 44 y 46 en la capa 38 de óxido de silicón, se cierran de



nuevo con óxido y nuevas aberturas 48 y 50 son grabadas en la porción 38 de la capa de óxido y dentro del area de la región 36 de tipo P. Oxiclорuro fosforoso es entonces empleado para depositar fosforoso en las aberturas 48 y 50, y el fosforoso es difundido hacia adentro de la región 36 de tipo P para formar una fuente de tipo N y regiones de drenaje 22 y 24, respectivamente.

La difusión es realizada a 1050°C. Los bordes adyacentes de la fuente y de las regiones de drenaje se encuentran también a 0,39 a 0,41 mil de separación entre sí.

El próximo paso, que se indica en la FIGURA 5, en el proceso de fabricación es la construcción de una capa aislante de óxido sobre la región del canal de cada transistor. Este proceso tiene que ser cuidadosamente controlado ya que del mismo depende primordialmente el grado de pasividad de los dispositivos, la capacitancia de las puertas, las características de la modulación del canal, la resistencia de entrada y la efectividad general de los dispositivos. Una de las maneras que se ha preferido para construir el óxido de canal, de acuerdo con la presente invención, es comenzar formando el bióxido de silicón mediante crecimiento térmico hasta un espesor de 500 Å aproximadamente. Esto se hace cubriendo primeramente con el fotoresistor 52 todo el óxido que habia sido previamente depositado y, mediante métodos convencionales, se abren los agujeros 54 y 56 en el fotoresistor 52 y en la capa de óxido 38 donde habrá de ser fabricado el óxido de canal. De este modo el óxido previamente depositado es quitado de sobre las areas del canal. Después se hace pasar oxígeno seco so-



bre la unidad a 1000°C. hasta que se forma una capa gruesa de óxido. En el transistor 4 la capa completa de óxido se indica con el número 16 y en el transistor 20 se indica con el número 32. Entonces se deposita una segunda capa de óxido de 200 Å de espesor. Esto se hace pasando una mezcla gaseosa sobre la unidad a una temperatura de 745°C. El bióxido de silicón se suministra por descomposición de silano ortotetraetilico. La capa de bióxido de silicón que se deposita se le impregna con fosforoso por descomposición de vapor de fosfato trimetílico el cual también forma parte de la mezcla. Se utiliza argón como gas transportador. Antes de que la totalidad de la capa de 200 Å de espesor se haya depositado se interrumpe la corriente de fosfato trimetílico y, de éste modo, se deposita solamente el bióxido de silicón.

Se ha comprobado que sin la capa de óxido impregnada la movilidad iónica de la primera capa es demasiado alta a temperatura elevada y esto hace que se forme una capa de canal de inversión no controlada en el transistor 20 de tipo N.

Se ha comprobado que una capa superior de bióxido de silicón no impregnada evita socavaciones cuando la unidad es subsiguientemente cubierta con el fotoresistor y grabada.

Finalmente se forma una capa adicional de bióxido de silicón, mediante crecimiento térmico a 1000°C. y ésta capa no se impregna. Esta capa es de un espesor de 100 Å aproximadamente. Esta capa final no solamente aumenta el espesor total de la capa de óxido y reduce la probabilidad de la presencia de puntos penetrantes que se extienden





10

de la cámara es reducida por bombeo a  $10^{-2}$  mm. de mercurio aproximadamente y después rellena con gas argón a una presión de 50 micrones. Esta presión puede ser, por ejemplo, de 20 a 50 micrones. Una diferencia potencial de 800 voltios DC es entonces colocada a través de los electrodos de descarga y las superficies expuestas de la oblea son sometidas a una descarga de incandescencia durante uno a treinta minutos a la temperatura ambiente. Esto modifica las superficies expuestas de la fuente y drenaje de tal modo que se logra una mejor adhesividad del aluminio que será utilizado como metal de contacto. Esta descarga se interrumpe, el gas argón es sacado de la cámara y la cámara es bombardeada hasta obtener vacío de alto grado sin romper el vacío. Metal de aluminio es entonces vaporizado sobre toda la superficie de la unidad, formando una capa de 1500 Å de espesor. Este aluminio forma una capa de contacto ohmico 66 sobre la región de fuente 6, una capa de contacto 68 sobre la región de drenaje 8, una capa de contacto 70 sobre la región de fuente 22 y una capa de contacto 72 sobre la región de drenaje 24. Una capa de aluminio 74 también cubre el resto del area del circuito.

El paso siguiente es quitar todo el exceso de aluminio, que comprende la capa 74 y todo el exceso del fotoresistor 52 de modo que solamente quede, según se muestra en la FIGURA 7, aquella parte del aluminio que comprende de las capas de contacto de aluminio sobre las fuentes y drenajes de los dos transistores.

El transistor 20, incluyendo las capas de contacto de aluminio 70 y 72, es cubierto con una capa de fotoresistor 76. El ensamblaje es entonces sometido a un



bombardeo iónico semejante al primer bombardeo para aumentar la adhesividad de aluminio adicional que habrá de ser depositado en la fuente 66 y en el drenaje 68 del transistor 4. Una capa de aluminio 78 entonces se vaporiza sobre la totalidad para cubrir completamente la superficie de la unidad. Esto se muestra en la FIGURA 8. Con fotoresistor adicional y grabado, según se muestra en la FIGURA 9, se define la tira metálica de puerta 18 sobre la capa de óxido de canal 16 del transistor 4. Después de quitarse el exceso de fotoresistor, las unidades son sometidas entonces a una temperatura de 550°C. en una atmósfera de nitrógeno durante 3 minutos para producir la aleación del aluminio con el silicón en la fuente y en los electrodos de drenaje. Se ha comprobado que éste paso mejora los contactos óhmicos con las capas de aluminio 70 y 72 de la unidad 20 de tipo N, y de las capas de aluminio 66 y 68 de la unidad de tipo P, y también ayuda a establecer las características eléctricas del transistor 4 del tipo P.- Después del paso de aleación el transistor 4 de tipo P tiene una  $G_m$  típica de 600-800 micro-ohmios de un miliamp de corriente de drenaje y un voltaje de entrada  $V_{th}$  de  $-4-1/2$  a  $-6-1/2$  voltios. Cuando se omite el paso de calentamiento las unidades han tenido una  $G_m$  típica de 100 a 0.5 ma y un  $V_{th}$  de -9 a -11.

La unidad es entonces sometida a un tercer bombardeo iónico semejante a los dos primeros bombardeos. Este tratamiento ayuda a establecer las características del dispositivo de tipo N. Los iones que caen en el canal de óxido 32 del transistor 20 de tipo N crean lugares de aceptación en el óxido. Los lugares de aceptación en las caras de unión entre el óxido y el cuerpo de silicón atraen



electrones del cuerpo hacia las caras de unión, formando así una capa 26 de inversión de tipo N sobre la región de tipo P.

Seguidamente se vaporiza una capa de aluminio (que no se muestra) sobre toda la oblea y, por medio de técnicas convencionales de fotoresistor, se quita el aluminio con excepción de las tiras de contacto 12 y 14 (según se muestra en la FIGURA 10) sobre las regiones de fuente y drenaje del transistor 4 de tipo P, la tira de contacto de puerta 18 sobre la cara de óxido 17 de la unidad de tipo P, las tiras de contacto 28 y 31 sobre las regiones de fuente y de drenaje de la unidad 20 de tipo N, y la tira de contacto de puerta 34 de la unidad de tipo N. Las características típicas del dispositivo son una  $G_m$  de 600-800 micro-ohmios y un voltaje de entrada  $V_{th}$  de  $+1/2$  a  $+2-1/2$  voltios.

Una pareja de transistores, según se muestran en la FIGURA 1, pueden ser utilizados en un circuito inversor de computador indicado en la FIGURA 11. Este circuito incluye un transistor 3 de canal de tipo P y un transistor 5 de canal de tipo N. El transistor 3 tiene un electrodo de puerta 80, un electrodo de fuente 82 y un electrodo de drenaje 84. El transistor 5 tiene un electrodo de puerta 86, un electrodo de fuente 88 y un electrodo de drenaje 90. Los dos electrodos de puerta 80 y 86 están conectados con una guía 92 que a su vez está conectada a una guía de señal de entrada 94. Los dos electrodos de drenaje 84 y 90 están también conectados entre sí a través de una guía 96 que a su vez está conectada a una guía de salida 98. El electrodo de fuente 88 está co-



nectado con tierra. El electrodo de fuente 82 está conectado a  $+V_b$ . El sustrato N es devuelto al punto más positivo  $+V_b$  y el sustrato P está conectado con tierra.

5 En una operación de estado estable, con  $+V_b$  conectado a la fuente de la unidad de canal P, y la fuente de la unidad de canal N conectada a tierra, si el nivel de la señal de entrada tiene un valor de  $+V_b$  voltios, la capacitancia de entrada  $C_{in}$  se carga a  $+V_b$  voltios. El voltaje de puerta - a - fuente del transistor 3 del tipo  
10 de canal P es de 0 voltio substancialmente, y por ello se produce la interrupción de este transistor. El voltaje de puerta -a- fuente del transistor 5 de tipo N tiene un valor de  $+V_b$  voltios y por ello tiende a hacer que el transistor de tipo N tenga una condición conductiva plena.  
15 En consecuencia, la salida 98 ocurre a un nivel digital de 0 voltio substancialmente.

En cambio cuando el voltaje de entrada se encuentra a 0 voltio, la capacitancia de entrada  $C_{in}$  se carga a 0 voltio. El voltaje de puerta -a- fuente del transistor 3 de canal tipo P es substancialmente de  $-V_b$  voltios  
20 y el voltaje de puerta -a- fuente del transistor 5 de canal tipo N se encuentra substancialmente a 0 voltio. De éste modo el transistor 3 de canal tipo P es predipuesto a tener una condición de conductividad plena y el transistor 5 de  
25 canal tipo N es predipuesto a estar interrumpido. Para ésta condición la salida 98 se encuentra a un nivel digital de  $V_b$  voltios aproximadamente. En consecuencia, este circuito proporciona en su salida 98 una inversión de los niveles digitales  $+V_b$  voltios o 0 voltio que son aplicados a  
30 la entrada 94.



15

En el Ejemplo que se ha descrito hay varian  
tes posibles. La resistividad de la oblea de substrato de  
be ser con precisión lo suficientemente alta que evite sal  
tos entre la fuente y drenaje. Por ejemplo, resistivida-  
des entre 1-20 ohmios son adecuadas. En vez de comenzar  
5 con una oblea de tipo N, se puede usar una oblea de tipo P  
y la región 36 será entonces de tipo N y los tipos de con-  
ductividad de la fuente y de las regiones de drenaje de  
dos transistores serán inversas a las ilustradas. Además,  
10 se puede utilizar otro material semiconductor en lugar de  
silicón: como por ejemplo germanio o arseniuro de galio.

Las impurezas utilizadas para formar las  
regiones de difusión también pueden ser diferentes a las  
que se han indicado en el Ejemplo. Cualquier otro tipo de  
15 impureza de tipo P convencional puede emplearse para las  
regiones de tipo P y cualquier otro tipo de impureza de ti-  
po N convencional puede emplearse para las regiones de ti-  
po N.

El tratamiento de descarga iónica puede ser  
20 realizado mediante cualquier gas inerte tal como el argón,  
helio o neón. La descarga puede ser lo mismo AC como DC.

Para hacer los contactos óhmicos después  
del tratamiento de descarga, se pueden utilizar otros meta-  
les en lugar de aluminio.

25 La porción de circuito que se ha mostrado  
también puede ser fabricada en una cinta delgada de mate-  
rial semiconductor depositado como una capa de un solo cris-  
tal en un substrato aislante apropiado. Esto reduciría el  
tiempo de conmutación y también puede reducir la disipación  
30 de energía.



Esta solicitud, que corresponde a la presentada en Estados Unidos de América, el 24 de Febrero de 1966, bajo el nº 529.825, se acoge a los beneficios del artículo 51 del vigente Estatuto sobre Propiedad Industrial.

5

- N O T A -

Los puntos de invención propia y nueva que se presentan para que sean objeto de esta Patente de Invención en España, por VEINTE años, son los siguientes:

1.- Un método para fabricar un circuito integrado de semiconductor de tipo monolitico caracterizado por los pasos que comprenden formar un cuerpo de sustrato semiconductor de un solo cristal de tal modo que tenga una región de conductividad de tipo N y una región de conductividad de tipo P, y formando primero un transistor MOS que tenga un electrodo de puerta y regiones de fuente y de drenaje de tipo P en dicha región de tipo N de dicho cuerpo y un segundo transistor MOS que tenga un electrodo de puerta y regiones de fuente y de drenaje de tipo N en la dicha región de tipo P de dicho cuerpo.

20

2.- Un método de acuerdo con la reivindicación 1, en el cual una de dichas regiones del cuerpo es formada por difusión de impurezas que determinan un tipo de conductividad en un cuerpo de conductividad de tipo opuesto.



3.- Un método de acuerdo con la reivindicación 1, en el cual cada uno de dichos electrodos de puerta incluye una capa de óxido hecha mediante crecimiento térmico en la superficie del cuerpo semiconductor y enfriándose la unidad con oxígeno puro seco hasta la temperatura ambiente, después de haberse formado dicha puerta de capa de óxido.

4.- Un método para hacer un contacto óhmico mejorado en un cuerpo semiconductor de silicón, comprendiendo el sometimiento de la porción de la superficie de dicho cuerpo donde se deberá hacer el contacto a una descarga iónica de gas inerte durante un espacio de tiempo breve, sacando dicho gas inerte y depositando un metal en la dicha porción tratada de la superficie al vacío de alto grado.

5.- Un método de acuerdo con la reivindicación 4, en el que dicho semiconductor es silicón y dicho metal aluminio.

6.- Un método de fabricación de un transistor del tipo que incluye un substrato semiconductor de un solo cristal y de una conductividad de un primer tipo, fuente y electrodos de drenaje con un segundo tipo de conductividad en dicho substrato, teniendo cada uno de dichos electrodos una superficie expuesta, y un espacio de canal entre dichos electrodos, caracterizado por el paso de someter dichas superficies expuestas de dicha fuente y dichos electrodos de drenaje y dicho espacio de canal a una descarga iónica en un gas inerte de modo que dichas superficies se hagan mas receptivas al depósito de una capa de metal y una capa de inversión es formada en dicho espacio de canal, y deposi

115 DIC.



tándose seguidamente una capa de metal en dichas superficies.

7.- Un método de acuerdo con la reivindicación 6, en el cual dicho semiconductor es silicón y dicho metal es aluminio.

8.- "UN METODO PARA FABRICAR UN CIRCUITO INTEGRADO DE SEMICONDUCTOR DE TIPO MONOLITICO"

Tal y como se ha descrito en la Memoria que antecede, representado en los dibujos que se acompañan, y con los fines que se han especificado.

Esta Memoria consta de dieciocho hojas escritas por una sola de sus caras.







Madrid,

P. A.

115 DIC. 1967

*Alfonso*

342,302



*Radio Corp. of America*

