

322982

322982

MEMORIA DESCRIPTIVA PARA SOLICITAR PATENTE DE INVENCION EN
ESPAÑA POR: "CONVERTIDOR ANALOGICO A DIGITAL" A NOMBRE DE
STANDARD ELECTRICA, S.A., DOMICILIADA EN MADRID,
CALLE DE RAMIREZ DE PRADO, 5

Este invento se refiere a convertidores de analógico a digital y es aplicable a descifradores utilizados en sistemas de P.C.M. (Modulación de impulsos cuantificada).

El principio de muchos convertidores de analógico a digital es uno o más elementos biestables que producen la salida digital. Ejemplos de tales elementos biestables son los diodos túnel, los núcleos magnéticos con curvas de histeresis "cuadradas" y los circuitos multivibradores.

En la solicitud de patente de introducción española pendiente N^o 317.266 (A.H. Reeves-81) se describe un convertidor de analógico a digital en el que un número de elementos biestables interconectados, cada uno con una característica de conmutación diferente, tiene aplicados una cantidad analógico junto con una forma de onda osciladora amortiguada. Dependiendo de la amplitud de la cantidad analógica, determinados de los elementos biestables serán conmutados alter-

./..

nativamente de una condición a otra en ciclos sucesivos de la forma de onda osciladora hasta que el sistema queda en reposo en estado de equilibrio, y la condición final de cada elemento biestable representa el valor dígito correspondiente.

20 De acuerdo con el presente invento se provee un convertidor de analógico a digital que incluye un número elementos digitales biestables interconectados, medios para aplicar a los elementos interconectados una muestra de amplitud de la cantidad analógica que se desea convertir, incluyendo cada elemento un dispositivo de dos terminales, un suministro de corriente constante y medios conmutadores dispuestos para conectar el suministro de corriente al dispositivo en respuesta a un potencial predeterminado en el dispositivo de modo que la característica de corriente/potencial del elemento, es una característica de resistencia negativo.

30 En una forma preferida los elementos digitales están interconectados en serie y las características conmutadoras de los elementos son todas diferentes, estando cada elemento dispuesto para conmutar al doble de potencial del dispositivo de aquel elemento siguiente en serie.

35 Cada elemento digital convenientemente comprende una resistencia conectada en serie con el colector de uno de un par de transistores conectados juntos en una configuración emisora común.

Las anteriores y otras características del invento se harán evidentes en la siguiente descripción de un descifrador P.C.M. con referencia a los adjuntos dibujos, en los cuales:

40 La fig. 1 muestra un modelo sencillo de un descifrador de P.C.M. que utiliza el principio de equilibrio mencionado.

La fig. 2 ilustra la acción de un elemento digital biestable en términos de un relé.

45 La fig. 3 ilustra el circuito básico de un cifrador ana-

lógico de dos cifras a un cifrador de diodo túnel.

La fig. 4 es un circuito experimental para un elemento digital biestable.

La fig. 5 muestra la característica de corriente/potencial del circuito de la fig. 4, y

La fig. 6 es un circuito experimental de un cifrador binario de tres cifras.

El modelo sencillo mostrado en la fig. 1 es un cifrador binario de tres cifras. Cada cifra es cifrada por un elemento biestable 1, 2 y 3 representados por resistencias R_1 , R_2 , R_3 y suministros de potencial V_1 , V_2 , V_3 respectivamente. Los elementos biestables están conectados en serie entre sí y con un suministro de potencial V . Como V es inicialmente cero, también son cero V_1 , V_2 y V_3 . Un medio conmutador, que no se muestra, está incorporado en cada elemento biestable y está dispuesto para desconectar V_1 , V_2 y V_3 del circuito hasta que se alcanza un potencial predeterminado en las resistencias correspondientes R_1 , R_2 y R_3 . A medida que V aumenta, aumenta la corriente i a través de R_1 y se alcanza un punto en que V_1 está incluido en el circuito. V_1 es de polaridad opuesta a V de modo que se reduce la corriente del circuito. Este punto en el que V_1 está incluido en el circuito se alcanza cuando V llega a un nivel cuantificado. Si V aumenta aún más, hasta que se llega al segundo nivel cuantificado, se introduce V_2 en el bucle. El cambio en la corriente i del circuito es suficiente para desconectar el potencial V_1 . Si ahora se aumenta V aún más i aumenta de nuevo y V_1 se repondrá en el bucle con V_2 al tercer nivel cuantificado y similarmente al cuarto nivel cuantificado V_3 se introducirá y se desconectarán V_1 y V_2 .

La acción del elemento biestable puede compararse a la de la disposición de relé de la fig. 2 en la que la resistencia 20 está en serie con el solenoide 21 y el contacto 22 a través de la armadura

del relé 23. Al aumentar la corriente a través de 20 a un nivel cuantificado la armadura es atraída y conmuta el circuito del contacto 22 al contacto 24. Esto introduce el suministro de potencial 25 en el circuito. Cuando se reduce la corriente, como por ejemplo cuando un elemento biestable similar que responde a un doble salto cuantificado es conmutado en circuito, libera la armadura 23 y repone el circuito a través del contacto 22.

En un cifrador de diodo túnel descrito en la solicitud de patente antes mencionada cada elemento biestable incluye uno o más diodos túnel conectados al devanado secundario de un transformador correspondiente cuyos devanados primarios están en serie. Los niveles cuantificados son fácilmente definidos por la relación primario/secundario de los devanados de los transformadores respectivos.

En el presente invento cada elemento biestable comprende un par de transistores 30, 31 y 32, 33 conectados juntos en una configuración conmutadora de corriente de emisor común como se muestra en la fig. 3 con una resistencia R_{30} , R_{32} conectadas en serie y cada una en serie con uno de los transistores 30 y 32 respectivamente. Cada elemento está conectado a un suministro de corriente constante separado i_{30} e i_{32} respectivamente. La muestra de amplitud de la cantidad analógica que ha de ser cifrada se proporciona por el suministro S. Los dos elementos biestables de la fig. 3 están conectados en cascada y el valor de i_{32} es el doble del de i_{30} . La conmutación de los suministros de corriente i_{30} e i_{32} por los transistores está controlada por los suministros de potencial V_{30} , V_{31} y V_{32} , V_{33} respectivamente.

En el estado inicial cuando no se aplica señal, los transistores 31 y 33 conducen. Al aumentar el potencial de S el primer transistor de nivel cuantificado 31 se desconecta y se conecta el transistor 30. Si se compara la acción del circuito con la de la fig. 1, el potencial que corresponde a V_1 en el modelo sencillo se obtiene

./..

322982

5.

conmutando el suministro de corriente constante i_{30} a la resistencia R_{30} . Si se eleva más el nivel de la señal hasta el segundo nivel cuantificado, se desconecta el transistor 33 y hace que se desconecte el transistor 30 y se conecten los transistores 31 y 32.

110 El circuito práctico mostrado en la fig. 4 comprende solamente el primer elemento de clave de una serie y recibe una muestra de amplitud desde el circuito selector 40 a través del transistor 41. El dispositivo de dos terminales lo provee la resistencia 42 y la conmutación de corriente es efectuada por los transistores 43 y 44. El
115 transistor 45 proporciona un suministro de corriente constante para el elemento biestable. Este circuito muestra en el punto X la característica de corriente/potencial mostrada en la fig. 5 y se observará que la curva es similar a la característica de un diodo túnel.

Tres elementos biestables del tipo mostrado en la fig. 4
120 pueden conectarse en serie para formar un cifrador binario de tres cifras, como se muestra en la fig. 6. Cada elemento biestable comprende una resistencia 60, 64, 68 con el par asociado de transistores conmutadores de corriente 61, 62, 65, 66, 69, 70. Cada elemento biestable tiene también su suministro de corriente constante provisto por los
125 transistores 63, 67 y 71. El circuito selector 72 está acoplado al cifrador por el transistor 73. Cada paso está diseñado de modo que para una entrada de señal cero el transistor de la derecha en cada elemento está en circuito y el de la izquierda fuera de circuito.

Las corrientes son de 5 ma., 10 ma. y 20 ma. con impedancias iguales 60, 64, 68 de 100 ohmios cada una. Las resistencias 74, 75 en el primer paso proporcionan potenciales que definen el límite conmutador de este paso, al igual que las resistencias correspondientes en los otros pasos. La disposición del circuito consiste esencialmente en ajustar los potenciales de la base relativos de cada par de
135 transistores de modo que el elemento conmute como se requiera en cada

nivel cuantificado. Para pasos posteriores al primero, la salida se ajusta de modo que el paso siguiente al conmutar su transistor de la izquierda desactiva el transistor de la izquierda del paso previo. Este ajuste puede hacerse modificando la impedancia del elemento biestable o modificando el valor de la corriente constante.

En los anteriores ejemplos se describe la operación en términos de una muestra de amplitud sola aplicada al circuito. La cuestión de si el elemento biestable conduce depende de un límite de potencial (o corriente). Si, además de este límite se introduce un control de tiempo, el circuito ya no depende solamente del potencial (o la corriente) y hay mayor libertad en la selección del límite. Esto permite conseguir tolerancias y linealidad mejoradas. La forma práctica de control de tiempo que puede utilizarse en los anteriores circuitos es la forma de onda osciladora amortiguada descrita en la patente que se menciona al principio de esta descripción. La entrada del contador es así una combinación de una función de operación de la entrada analógica y una forma de onda oscilante amortiguada superpuesta.

Ha de quedar entendido que la anterior descripción de ejemplos concretos de este invento no ha de considerarse como limitación de su alcance.

Este invento corresponde a una solicitud de patente formulada en Inglaterra el 12 de Febrero de 1965 señalada con el Núm. 6168/65 y se acoge, por lo tanto, a los beneficios que otorgan los convenios internacionales vigentes.

----- N O T A -----

Los puntos de invención propia y nueva que se presentan para que sean objeto de esta patente de veinte años son los siguientes:

1 - Un convertidor analógico a digital que incluye un número de elementos digitales biestables interconectados, medios para aplicar una muestra de amplitud de la cantidad analógica que ha de

322982

7.

convertirse a los elementos interconectados, incluyendo cada elemento un dispositivo de dos terminales, un suministro de corriente constante y medios conmutadores dispuestos para conectar el suministro de corriente al dispositivo en respuesta a un potencial predeterminado en el dispositivo de modo que la característica de corriente/potencial del elemento es una característica de resistencia negativa.

2 - Un convertidor según el punto 1 en el que los elementos cifradores están conectados en serie.

3 - Un convertidor según el punto 1 ó 2 en el que el medio conmutador incluye un par de transistores conectados en una configuración emisora común con la impedancia de dos terminales conectada en serie con el colector de uno de los transistores.

4 - Un convertidor según uno de los puntos 1, 2 ó 3 en el que el suministro de corriente constante incluye el circuito emisor-colector de un transistor en serie con los emisores comunes de los dos transistores incluidos en los medios conmutadores.

5 - Un convertidor según cualquiera de los puntos precedentes en el que la muestra se aplica junto con una forma de onda superpuesta osciladora amortiguada de amplitud inicial fija y que tiene un ritmo de decrecimiento predeterminado.

6 - Un convertidor según cualquiera de los puntos precedentes en el cual la corriente que pasa por cada suministro de corriente constante es doble de la corriente que pasa por el suministro de corriente constante sucesivo siguiente en la disposición en serie o en paralelo de los elementos cifradores.

7 - Un convertidor esencialmente según se ha descrito con referencia a los adjuntos dibujos.

8 - Convertidor analógico a digital.

Tal y como se ha descrito en la memoria que antecede, representado en los dibujos que se acompañan y a los fines especifica-

./..

322982

8.

dos.

Esta Memoria consta de ocho hojas escritas por una sola

cara.

MADRID, 12 FEB. 1966



Eugenio Barroso
EUGENIO BARROSO
Secretario General

322982




Fig. 1.




Fig. 2.





Fig. 3.

12 FEB. 1966

EUGENIO BARROSO
Secretario General



322982




Fig. 4.




Fig. 6.





Fig. 5.

12 FEB. 1966



EUGENIO PAVANETTO
Segretario Generale

322982






Fig. 4.



$\leftarrow V$



12 FEB. 1966

Fig. 5.



EUGENIO BARROSSO
Secretario General