



301 976

MEMORIA DESCRIPTIVA PARA SOLICITAR PATENTE DE
INVENCION EN ESPAÑA POR: "UN DISPOSITIVO ELECTRICO DE
CONMUTACION" A NOMBRE DE STANDARD ELECTRICA, S.A.
DOMICILIADA EN MADRID, CALLE DE RAMIREZ DE PRADO Nº 5

Este invento se refiere a convertidores analógico a digital y más particularmente a los convertidores que se utilizan en sistemas telefónicos de modulación de código de impulsos (PCM).

5 Por supuesto, los convertidores analógico a digital son conocidos. La señal analógica varia de acuerdo con un fenómeno natural y da una señal de variación suave que tiene una curva que es análoga a la cantidad que produce el fenómeno. En telefonía la curva se adapta a las ondulaciones de la voz humana. El convertidor digital da una serie de impulsos de salida que indican el estado de la curva en cualquier instante determinado. Así, si la curva está 10 unidades por encima de una línea base se pueden producir 10 impulsos de salida. Obviamente, la consistencia de la línea base es crucial.

15 Hasta ahora, la línea base se establecía por la carga residual que quedaba despues de haber descargado un condensador. Pero, ¿Qué sucede si el condensador no se descarga siempre al mismo nivel? o, ¿Qué sucede si después de la descarga el condensador se recarga par-

./..

301976



2.

cialmente?. En el pasado, la ambigüedad de la línea base producida por un nivel variable de descarga ha creado problemas.

20 Los convertidores conocidos también están sujetos a variaciones por condiciones de desequilibrio. Más específicamente, el convertidor tiene dos entradas. Una tiene una señal de referencia y la otra la señal analógica. Mientras que la diferencia entre las dos entradas es una función de la señal analógica no se presentan problemas. Sin embargo, si las dos entradas empiezan a desplazarse una respecto
25 a la otra, se introduce un error.

De acuerdo con esto, un objeto de este invento es el de disponer de convertidores analógico a digital nuevos y mejorados. Mas particularmente un objeto es el de poder disponer de convertidores libres de desplazamiento. A este respecto, un objeto es facilitar los
30 medios para disponer de una línea base estable a partir de la cual se mide una señal analógica. De acuerdo con uno de sus aspectos, el invento sirve para una descarga de un dispositivo de almacenamiento de energía eléctrica a un nivel de energía residual sustancialmente constante. Preferentemente, se utiliza un dispositivo electrónico de conmutación para causar la descarga. Sin embargo, el elemento de almase-
35 namiento de energía se carga algunas veces a través del camino de descarga que está controlado por e incluye el conmutador electrónico. El conmutador mismo tiene un nivel de energía residual determinado por el nivel de energía del elemento de almacenamiento antes de ser descargado. Para evitar un efecto desfavorable de la energía residual en el
40 conmutador se dispone por lo menos de dos dispositivos de conmutación. El elemento de almacenamiento comienza a descargarse a través de uno de dichos elementos de conmutación y completa la descarga a través del otro elemento de conmutación. Esto lleva al conmutador al nivel residual
45 dual constante.

./..



301976

3.

Según otro aspecto del invento se dispone de un elemento comparador eléctrico con terminales de entrada primero y segundo. Se produce una señal de salida que indica la diferencia de potencial eléctrico entre estos terminales de entrada. Periodicamente, la señal de salida se utiliza para eliminar sustancialmente dicha diferencia de potencial entre los terminales de entrada.

Las antes mencionadas y otras características de este invento y la forma de obtenerlas resultarán más aparentes, y el invento mismo se comprenderá mejor refiriéndonos a la descripción siguiente de una incorporación del invento en unión de los dibujos que se acompañan en los que;

La figura 1 es un diagrama esquemático lógico de un sistema de conversión de señal analógico a digital;

La figura 2 es un cuadro de tiempos que representa la secuencia de funcionamiento del sistema de la figura 1;

La figura 3 es un diagrama de circuito de la parte de la figura 1 representada por los bloques G1 y CS; y

La figura 4 es un diagrama de circuito de la parte de la figura 1 que es representada por los bloques D, CC, G2.

La figura 1 representa un circuito para convertir una señal analógica del terminal de entrada "In" en una señal digital en el terminal de salida "Out". Cada señal analógica de entrada sucesiva representa el nivel de amplitud instantánea de una señal vocal de un canal de un sistema telefónico de división multiplex en el tiempo (PCM). Cada señal analógica se pasa a través de una puerta G3 a un elemento de almacenamiento de energía (condensador de almacenamiento) CS que se carga al nivel de la señal analógica respectiva. La puerta G3 es actuada bajo el control de un generador de impulsos PG3.

La señal analógica del almacén CS se pasa a través de un preamplificador AMP a una primera entrada de un discriminador D. Una

./..



301976

4.

segunda entrada del discriminador D está excitada por un nivel de referencia continua (Llamado "corriente de pesado"). El discriminador produce una salida digital en cualquier forma conocida correspondiente a la diferencia entre los potenciales aplicados a las dos entradas, principalmente a la señal analógica y a la suma de las corrientes de pesado presentes a través de una red de resistencia RN por circuitos lógicos (no representada).

Después de que el discriminador da la salida digital, la puerta G2 se acciona bajo control de un generador de impulsos PG2. Entonces actúa un circuito de compensación para contrarrestar cualquier desplazamiento o cambio de nivel del preamplificador AMP y cualquier variación en el discriminador D. La figura 2 representa la temporización de las distintas operaciones. La cadena de generadores de impulsos PG1, PG2 y PG3 se dispara para cada canal del multiplex. El generador PG1 acciona la puerta G1 para descargar el condensador almacén CS del nivel de almacenamiento vocal del canal b-1 durante un periodo de tiempo t_1 (por ejemplo, 240 nanosegundos). El generador PG2 acciona la puerta G2 durante un tiempo t_2 (por ejemplo, 100 nanosegundos), durante cuyo tiempo el circuito de compensación se mueve para corregir cualquier desplazamiento en el preamplificador AMP o en el discriminador D. El generador PG3 acciona la puerta G3 un tiempo t_3 (por ejemplo, 240 nanosegundos) para cambiar el almacén al nivel del canal b. El nivel se mantiene durante el periodo de operación de codificación de conversación.

La descarga necesaria, anulación y recarga se hacen dentro del periodo dígito t_d usado para señalización de forma que se puede codificar sin la complicación de retemporización o uso alternativo de dos codificadores.

El diagrama de circuito del condensador almacén CS y la puerta G1 se representan en la figura 3.

./..



El almacén comprende un condensador C1 que tiene dos caminos posibles de descarga. Un camino de descarga comprende el paso colector-emisor de un transistor T1. El otro camino de descarga incluye el paso colector-emisor de un transistor T2.

110 El transistor T1 conduce y se corta bajo el control del generador de impulsos PG1A que suministra impulsos de encendido a través de un circuito que comprende el paso base-emisor del transistor C1. El transistor T2 se hace conductor y se corta bajo el control del generador de impulsos PG1B que suministra impulsos de conducción a través de un circuito que comprende el paso base-emisor del transistor T2.

115 El nivel instantáneo del canal particular, al ser probado, determina el nivel de energía al que se carga el condensador C1. Este nivel puede ser uno cualquiera dentro del margen de niveles del sistema. Por lo tanto el condensador C1 tiene que descargarse desde cualquier nivel al que esté cargado. Para asegurar el funcionamiento adecuado del sistema, el condensador T1 debe descargarse siempre al mismo nivel residual de energía. Además este nivel residual debe ser lo suficientemente bajo para que no se produzca diafonía entre canales.

125 Si se utiliza un solo transistor para la puerta de descarga la excitación no debe ser mucho mayor que la necesaria para descargar el voltaje máximo. Además, el condensador almacén CS debe descargarse a un nivel que sea solo ligeramente inferior al nivel de una señal pequeña. Esto es a causa de que los transistores tienen un nivel de energía residual determinado por el nivel que han requerido para descargarse. Así, si se utiliza un solo transistor para descargar el condensador C1, el nivel exacto al que se descarga está influido por si el transistor ha tenido o no que conducir inicialmente en saturación. La temperatura interna y la distribución de la carga pueden ser lo suficientemente diferentes para dar pequeñas diferencias en el nivel final. Esto a su vez, puede causar una variación en la salida digital.

7 1976

6.



El invento utiliza dos transistores, T1 y T2, para asegurar que el condensador C1 se descarga a un nivel de energía residual substancialmente constante.

La vía principal de descarga es a través del transistor T1 controlada por el generador de impulso PG1A. El transistor T1 se conmuta al corte tan pronto como la descarga está por debajo de un nivel bajo, por ejemplo, cuando la descarga es de un máximo de cuatro voltios a la región de milivoltios. Entonces el transistor T2 se hace conductor para completar la descarga al nivel de energía residual substancialmente constante. De esta forma, el transistor T2 nunca interviene en la descarga fuerte por lo que puede descargar a un nivel muy uniforme. En una prueba este circuito presenta por lo menos una mejoría triple sobre el antes mencionado sistema de puerta de transistor único.

Supuesto que la descarga comienza únicamente a través del transistor T1 y se completa únicamente a través del transistor T2 no tiene importancia si en el periodo intermedio T1 está cortado antes o inmediatamente antes de que T2 conduzca. La conducción de T2 puede solaparse con el corte de T1.

Para hacer mínima cualquier posibilidad de diafonía se puede utilizar un tercer transistor como tercer camino paralelo de descarga del almacén a condensador. Los tres transistores se conmutan entonces sucesivamente como lo hacían los transistores T1 y T2.

El circuito discriminador D representado en la figura 4 puede tomar una decisión con $1/3$ de quantum (10 mV) desequilibrado en 85 nanosegundos. Para hacer esto el discriminador D tiene que discriminar entre los potenciales aplicados a sus dos entradas. La señal analógica del almacén CS se aplica a la entrada superior del discriminador D. La suma de los pesos presentados por los circuitos lógicos se aplica a la entrada inferior. El discriminador tiene que ser sensible a una fracción de quantum. Tiene que tener una respuesta rápida

./..



301976 7.

170 incluso con diferencias pequeñas de voltaje y tiene que actuar en todo el margen de señal sin sobrecarga ni bloqueo. Tiene que ser estable y libre de desplazamiento. Esta combinación de requerimientos escritos se presenta en todas las discriminaciones de código hechas por un discriminador.

175 El circuito comprende un paso de entrada que incluye un par de transistores T1A y T1B, n-p-n, dos pasos intermedios formados por un par de transistores n-p-n T2A, T2B y T3A y T3B, (respectivamente) y un paso de salida que comprende un par de transistores p-n-p, T4A, T4B.

180 El terminal de alimentación positiva P se conecta a través de una resistencia R1 a los emisores comunes de los transistores T4A y T4B, y a través de una resistencia R2 y resistencias individuales R3, R4 a los colectores de los transistores T3A y T3B respectivamente, a través de una resistencia R5 y de las resistencias individuales R6, R7 a los colectores de los transistores T2A y T2B respectivamente, y a través de una resistencia R8 y de las resistencias individuales R9, R10 a los colectores de los transistores T1A y T1B respectivamente.

185 El terminal de alimentación negativa N se conecta a través de una resistencia R11 a los emisores comunes de los transistores T1A y T1B, a través de una resistencia R12 a los emisores comunes de los transistores T2A y T2B, a través de una resistencia R13 a los emisores comunes de los transistores T3A y T3B. El terminal de salida OP se conecta al colector del transistor T4A.

190 Los colectores de los transistores T1A, T2A y T3A se conectan respectivamente a las bases de los transistores T2A, T3A y T4A. Los colectores de los transistores T1B, T2B y T3B se conectan respectivamente a las bases de los transistores T2B, T3B y T4B.

195 El colector del transistor T4B se conecta a través de una resistencia R14 al colector de un transistor T5 y a través de una re-

./..



301976

8.

200 sistencia R15 a tierra. El emisor del transistor T5 se conecta a la base de un transistor T6. El emisor del transistor T6 está conectado a tierra a través de una resistencia R16. El colector del transistor T4A está conectado a través de una resistencia R17 y de la resistencia R16 al emisor del transistor T6.

205 El generador de impulsos TG2 está conectado a través de un transformador de impulsos PT entre la base y el emisor del transistor T5. Un condensador C2 está conectado entre la base del transistor T6 y el lado de la resistencia R16 distante del emisor T6. El colector del transistor T6 está conectado a la carga común al generador controlado lógico de corrientes de pesado que forma una de las entradas I1 al discriminador conectado a la base del transistor T1B. La otra entrada, I2, conecta el condensador almacén CS de la figura 1 a la base del transistor T1A.

210 Cuando el discriminador está funcionando para dar una salida digital correspondiente a la entrada analógica, el nivel al que se carga el condensador almacén CS (Figura 1) está presente en la entrada I2 del discriminador. Según la forma de salida digital requerida (P.E. totalmente binaria u otra forma) la otra entrada está atacada con potenciales sucesivos determinados por los circuitos lógicos. Por ejemplo, 215 se obtiene una salida de mark o binaria uno si se requiere salida binaria sencilla y si el potencial particular aplicado por el circuito lógico es inferior al potencial de la otra entrada. Si el potencial aplicado es superior al nivel de almacenamiento se obtiene un space o 220 binaria cero, es decir que no hay salida en este caso.

225 Puesto que cada paso del discriminador comprende dos transistores conectados con el emisor común según se representa en la figura 4 y puesto que los pasos se conectan en cascada el transistor de entrada del par de entrada (T1A, T1B) conducirá al tener un potencial más alto en su base. Este estado de conducción pasará a través de las

301976

9.



230 etapas del discriminador. Así, el transistor T1A conducirá si el potencial (entrada I2) almacenado en CS es superior al potencial (entrada I1) presentado por la corriente de pesado. Entonces, el transistor T4A conduce en el paso de salida y aparece una salida "Mark" en OP. El transistor T1B conduce si el potencial almacenado en la entrada I2 es inferior al potencial presentado a la entrada I1 por las corrientes de pesado. No habrá salida en OP, pero éste corresponde a una salida de "space".

235 Después de que el discriminador ha dado una salida digital de mark o space correspondiente a la prueba particular de la señal analógica, por ejemplo en el nivel de canal b-1 (figura 2), el sistema está preparado para el canal b. El almacén CS se descarga durante el tiempo T1 y las corrientes de pesado se llevan de la entrada I1 al discriminador D.

240 El periodo t2 está situado en el ciclo de tiempo de forma que el discriminador puede anularse. Más particularmente, durante el tiempo T2, los potenciales de las dos entradas del discriminador deben ser iguales. El generador de impulsos PG2 hace conductor al transistor T5 durante el tiempo t2. Si el nivel de potencial en la entrada de corriente de pesado I1 excede al de la entrada de condensador almacén I2 el transistor T4B conduce y el condensador C2 se carga. La corriente aumenta en el transistor T6 y reduce el potencial en la entrada de condensador almacén I2, hasta que se equilibran las dos entradas del discriminador.

250 En el dispositivo representado en la figura 4, el condensador C2 se está descargando continuamente a través del circuito base emisor del transistor T5. Pueden insertarse una resistencia de valor elevado en paralelo con el condensador C2 para asegurar la descarga continua de este condensador.

255 El grado de descarga del condensador C2 está controlado

./..



301976

10.

normalmente por el transistor T6 para que sea una velocidad lenta com-
 parada con el periodo de cero, t2. Normalmente, sin embargo, el potencial
 en la entrada de condensador a almacén I2 tiende a caer por debajo del
 de la entrada de corriente de pesado I1. Sin embargo, debido a la len-
 260 titud de la descarga del condensador C2, los potenciales en las entra-
 das I1 e I2 se igualan durante los periodos t2 antes de que dicha caída
 pueda ocurrir efectivamente.

Los principios de este invento se han descrito anteriormen-
 te en relación con aparatos y aplicaciones específicas, pero se sobrecu-
 265 tiende que esta descripción se ha hecho únicamente a título de ejemplo
 y no como limitación del alcance del invento.

Este invento corresponde a unas Patentes registradas en
 Inglaterra el 19 de Julio de 1963, señaladas con los Nros 28626/63 y
 28627/63 y se acoge, por lo tanto, a los beneficios que otorgan los
 270 convenios internaciones vigentes.

----- N O T A -----

Los puntos de invención propia y nueva que se presen-
 ra que sean objeto de esta Patente de Veinte años, son los siguientes:

1 - Un dispositivo eléctrico de conmutación que comprende
 un primer terminal de entrada y un segundo terminal de entrada, primero
 275 los medios correspondientes para que a una diferencia de potencial eléc-
 trico entre dichos terminales de entrada se obtenga una señal de sali-
 da, que indique el sentido de dicha diferencia, y segundo medios para
 utilizar periodicamente dicha señal de salida para eliminar sustancial-
 mente dicha diferencia de potencial entre dichos terminales de entrada.

2 - Un dispositivo eléctrico de conmutación como el del
 punto uno en el que dicho segundo medio comprende medios de fuerza pa-
 ra controlar la utilización periódica de dicha señal de salida, un ele-
 mento de impedancia variable conectado a uno de dichos terminales de
 entrada, y medios para variar la impedancia de dicho elemento cuando

./..



285 dicha puerta está abierta de acuerdo con el sentido de dicha señal de salida y de tal forma que hace el potencial de dicho terminal de entrada uno sustancialmente igual al potencial en el otro de dichos terminales de entrada.

290 3 - Un dispositivo eléctrico de conmutación como el del punto 2 en el que dichos medios de puerta comprenden un transistor.

4 - Un dispositivo eléctrico de conmutación como el del punto 2 en el que dicho elemento de impedancia variable comprende un transistor.

295 5 - Un dispositivo eléctrico de conmutación como el del punto 1 en el que dichos primeros medios comprenden por lo menos un par de transistores conectados con el emisor común.

300 6 - Un dispositivo eléctrico de conmutación en el que para descargar un elemento de almacenamiento de energía eléctrica, de cualquier nivel a un nivel de energía residual sustancialmente constante, comprende un camino de descarga controlado por, y que incluye medios eléctricos de conmutación con un nivel de energía residual determinado por el nivel de energía desde el que dicho elemento de almacenamiento se descarga comprendiendo dichos medios de conmutación por lo menos dos elementos electrónicos de conmutación en paralelo, medios para hacer
305 que dicho elemento de almacenamiento empiece a descargarse únicamente a través de uno de dichos elementos electrónicos de conmutación, y medios para hacer que dicho elemento de almacenamiento complete su descarga únicamente a través del otro de dichos medios electrónicos de conmutación hasta que se llegue a dicho nivel residual constante.

310 7 - Un dispositivo eléctrico de conmutación que comprende un elemento de almacenamiento de energía eléctrica, medios para descargar dicho elemento de almacenamiento desde cualquier nivel de energía hasta un nivel de energía residual sustancialmente constante que comprende un primer medio de camino de descarga controlado por e in-



301976

12.

315 oluyendo un primer elemento de conmutación eléctrica, un segundo medio
de camino de descarga controlado por y que incluye un segundo medio de
conmutación eléctrica, teniendo cada uno de dichos primero y segundo
elementos de conmutación un nivel de energía residual determinado por
el nivel de energía desde el que dicho elemento de almacenamiento se
320 descarga, y medios para controlar dichos elementos de conmutación para
que dichos elementos de almacenamiento comiencen a descargarse única-
mente a través de dicho primer camino de descarga y termine la descarga
a dicho nivel residual constante únicamente a través de dicho segundo
camino de descarga.

325 8 - Un dispositivo eléctrico de conmutación como el del pun-
to 7 en el que dicho elemento de conmutación comprende un transistor.

9 - Un dispositivo eléctrico de conmutación como el del
punto 7 y un sistema de conversión de señal analógica a digital que
comprende conmutación, un elemento comparador eléctrico que comprende un
330 primer terminal de entrada y un segundo terminal de entrada, medios
primeros correspondientes para que a una diferencia en el potencial
eléctrico entre dichos terminales de entrada se de una señal de salida
que indique el sentido de dicha diferencia y segundo medios para uti-
lizar periódicamente dicha señal de salida para eliminar sustancial-
335 mente dicha diferencia de potencial entre dichos terminales de entra-
da.

10 - Un dispositivo eléctrico de conmutación.

Tal y como se ha descrito en la Memoria que antecede, repre-
sentado en los dibujos que se acompañan y a los fines especificados.



301976

13.

340

Esta Memoria consta de trece hojas escritas por una sola cara,








MADRID,

11 JUL. 1964

STANDARD ELECTRICA, S. A

Secretario General



JUL 1964
STANDARD ELECTRICA, S. A.
Carretera General

301975

301970

POOR QUALITY