Método de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie SECTOR DE LA TÉCNICA
La presente invención se relaciona con métodos de control para el apagado de una pluralidad de transistores de potencia, y más concretamente con métodos de control para el apagado de una pluralidad de transistores de potencia dispuestos en serie.
ESTADO ANTERIOR DE LA TÉCNICA
La presencia de semiconductores de potencia en aplicaciones de media y/o alta tensión es cada vez mayor. Sin embargo, la capacidad de bloqueo de los semiconductores disponibles comercialmente no siempre es suficiente para cubrir las necesidades de dichas aplicaciones, puesto que no soportan tensiones elevadas.
Una de las soluciones para solventar esta limitación consiste en conectar en serie varios semiconductores de potencia de forma que la tensión de bloqueo se reparta entre los distintos semiconductores conectados en serie. Por sus características funcionales, cuando se requiere la conexión en serie de una pluralidad de semiconductores, el empleo de transistores de potencia controlados por tensión tales como los IGBT es la opción más recurrente. Los IGBTs comprenden dos electrodos principales (colector y emisor) y una puerta.
Cada uno de los IGBTs dispuestos en serie es controlado mediante un circuito de control o unos medios de control, y debido a diferencias entre los distintos IGBTs conectados en serie y/o diferencias entre los circuitos de control correspondientes, se pueden generar desequilibrios de tensión entre dichos IGBTs. Si algún IGBT supera su máxima tensión de bloqueo dicho IGBT falla. Es por ello necesario tomar ciertas medidas que garanticen que la tensión de todos los IGBTs conectados en serie se reparta de forma equitativa.
Se conocen del estado de la técnica diferentes soluciones empleadas para hacer frente a este inconveniente y proporcionar el equilibrado de tensiones entre los distintos IGBTs conectados en serie, como por ejemplo:
-Las conocidas comúnmente como “circuitos snubber”.
-Las conocidos comúnmente como “circuitos clamp”.
-Técnicas de control activo por puerta en cada IGBT.
A pesar de que los circuitos snubber presentan soluciones eficaces en el equilibrado, el aumento drástico de las pérdidas de conmutación hace poco atractivo su uso.
Los circuitos clamp únicamente limitan la máxima tensión admisible en cada semiconductor. Sin embargo, estos circuitos clamp no son capaces de equilibrar las pérdidas de conmutación entre los distintos semiconductores conectados en serie, lo cual es crítico cuando se opera a altas frecuencias de conmutación.
Es por ello que en los últimos años la investigación se ha centrado en técnicas de control activo por puerta orientadas especialmente al equilibrado dinámico de tensiones de IGBTs conectados en serie. Son conocidas técnicas de control activo por puerta para controlar el comportamiento del IGBT durante la conmutación (encendido y/o apagado) y en consecuencia equilibrar las tensiones de los distintos IGBTs conectados en serie.
Durante el apagado de un transistor de potencia, generalmente se realiza un control de la puerta de dicho transistor para controlar la derivada de tensión de dicho transistor (cambios en la tensión colector – emisor de dicho transistor) . Controlando dicha derivada es posible conseguir que las tensiones de todos los transistores de potencia evolucionen igual, reduciéndose el riesgo de que alguno de los transistores de potencia supere su máxima tensión de bloqueo.
En el documento US 5828539 A se divulga un método de control sobre la derivada de tensión colector - emisor de los transistores. Sin embargo, durante el apagado de un transistor existe un periodo de tiempo durante el cual el generador de corriente (driver) extrae cargas desde la puerta del transistor correspondiente sin que dicho transistor se desature (retardo en el apagado) . Dicho retardo depende de las características de cada transistor, de la corriente de colector y de la corriente de puerta, por lo que es posible que, debido a la dispersión de parámetros entre los transistores conectados en serie o sus respectivos drivers de puerta, dichos transistores comprendan retardos diferentes, lo que puede dar lugar a desequilibrios de tensión entre los transistores durante el apagado de los mismos si no se sincronizan dichos transistores, a pesar de controlar la derivada de tensión colector
– emisor de cada transistor.
EXPOSICIÓN DE LA INVENCIÓN
El objeto de la invención es el de proporcionar un método de control para el apagado de una pluralidad de transistores de potencia dispuestos o conectados en serie, que permita la sincronización de todos los transistores conectados en serie.
El método de control de la invención está diseñado para su uso en el apagado de una pluralidad de transistores de potencia, que están dispuestos en serie, y que se emplean en aplicaciones de media y/o alta tensión. Dichos transistores de potencia comprenden una puerta, un primer electrodo principal y un segundo electrodo principal. Con el método de la invención se aplica una corriente de puerta controlada a la puerta de cada transistor de potencia, durante el apagado de dicho transistor de potencia.
En el método de la invención se aplica una primera corriente de puerta determinada a la puerta de cada transistor de potencia, se mide la tensión en el primer electrodo principal de cada transistor de potencia (la tensión entre el primer electrodo principal y el segundo electrodo principal) , que se corresponde con el colector del transistor de potencia, se predetermina un valor umbral Vu para la tensión del primer electrodo principal de cada transistor, y se predetermina un intervalo de tiempo máximo de aplicación de la primera corriente de puerta.
En el método de la invención, además, se aplica una segunda corriente de puerta a cada puerta del transistor de potencia correspondiente, de amplitud menor a la primera corriente de puerta, cuando la tensión en el primer electrodo principal del transistor correspondiente iguala al valor umbral Vu predeterminado correspondiente, o cuando transcurra el intervalo de tiempo máximo predeterminado correspondiente a dicho transistor desde la aplicación de la primera corriente de puerta, si transcurrido dicho intervalo de tiempo máximo dicha tensión no ha igualado a dicho valor umbral Vu.
De esta manera, con el método de la invención se controla la extracción de cargas de la puerta de los transistores y cuando dichos transistores de potencia conmutan al apagarse, el cambio de una corriente de puerta a otra se realiza pudiendo controlarse la derivada de tensión para cualquier condición de operación. Así, pueden controlarse las derivadas de tensión de todos los transistores conectados en serie en cualquier condición de operación durante el apagado de dichos transistores garantizando la operación sincronizada de dichos transistores y evitándose así los posibles desequilibrios de tensión originados por los diferentes retardos en los diferentes transistores.
Estas y otras ventajas y características de la invención se harán evidentes a la vista de las figuras y de la descripción detallada de la invención.
DESCRIPCIÓN DE LOS DIBUJOS
La FIG. 1 muestra un sistema de control con transistores conectados en serie, donde se puede aplicar el método de la invención.
La FIG. 2 muestra un diagrama de bloques representativo de una realización del método de la invención.
La FIG. 3 muestra la evolución de la tensión en un primer electrodo principal de un transistor del sistema de la FIG. 1, con el método de la invención, para diferentes corrientes de colector de dicho transistor.
EXPOSICIÓN DETALLADA DE LA INVENCIÓN
El método de control de la invención está diseñado para su uso en el apagado de una pluralidad de transistores T de potencia, que están dispuestos o conectados en serie tal y como se muestra en la realización de la figura 1, y que comprenden, preferentemente, un IGBT, comprendiendo cada uno una puerta G, un primer electrodo principal C que se corresponde con el colector, y un segundo electrodo principal E que se corresponde con el emisor. En dicha realización, con el propósito de simplificar la figura 1, se muestran dos transistores T conectados en serie pero podrían emplearse más transistores T si así fuese requerido. La configuración de los transistores T en serie se emplea generalmente en aplicaciones de media y/o alta tensión, en las que un sólo transistor T no tiene capacidad para soportar las tensiones Vdc de dichas aplicaciones, de tal manera que dicha tensión Vdc se reparte entre los distintos transistores T conectados en serie. Cada transistor T comprende unos generadores de corriente D (“drivers”) para aplicar una corriente de puerta sobre el transistor T correspondiente, y controlar así la conmutación de los mismos. Dichos drivers D están adaptados para aplicar corrientes de puerta sustancialmente constantes y que pueden ser como los descritos en el documento de patente EP 1779512 A1 por ejemplo.
En el método de la invención los drivers D están controlados mediante unos medios de control no mostrados en las figuras, que pueden comprender un microcontrolador, una PLD (“Programmable Logic Device”) o un dispositivo equivalente, y que están adaptados para controlar la corriente de puerta de cada transistor T durante el apagado de los mismos. Cada driver D puede estar controlado por unos medios de control específicos, o unos mismos medios de control pueden controlar todos los driver D.
Durante el apagado de un transistor T, existe un periodo de tiempo durante el cual el driver D extrae cargas desde la puerta del transistor T correspondiente sin que dicho driver D detecte que el transistor T se haya desaturado, conociéndose comúnmente dicho periodo de tiempo como un retardo en el apagado. Dicho retardo depende de las características de cada transistor T, de la corriente de colector Ic a la que conmuta dicho transistor T y de la corriente de puerta Ig aplicada a dicho transistor T, por lo que es posible que, debido a la dispersión de los diferentes parámetros entre los transistores T conectados en serie o sus respectivos drivers D, dichos transistores T comprendan retardos diferentes, lo que puede dar lugar a desequilibrios de tensión entre los transistores T durante el apagado de los mismos. Durante dicho apagado, una vez terminada la fase de retardo, la tensión Vce en el primer electrodo principal C (tensión colector - emisor) va aumentando. Esto ocurre además con una corriente de puerta de conmutación Igc determinada que determina la derivada de la tensión Vce del transistor T. Para garantizar el equilibrado de tensiones de una pluralidad de transistores T conectados en serie, es preferible que el cambio en la tensión Vce se pueda controlar, y que siga una pendiente determinada conocida como la derivada de la tensión Vce. No se explican el modo de controlar la derivada de tensión Vce y de calcular la corriente de puerta de conmutación Igc puesto que no son objeto de la invención, pudiendo emplearse para ello los métodos divulgados en el documento US5828539 u otros conocidos del estado de la técnica.
En el método de la invención, cuando se ordena o se requiere el apagado de los transistores T se aplica una primera corriente de puerta Ig1 determinada a la puerta de cada transistor T, igual para todos los transistores T, se mide una tensión Vce en el primer electrodo principal C de cada transistor T (tensión colector - emisor) mediante un detector convencional no mostrado en las figuras, se predetermina un valor umbral Vu para la tensión Vce de cada transistor T, y se predetermina mediante ensayos previos, para cada transistor T, un intervalo de tiempo máximo Tmax de aplicación de la primera corriente de puerta Ig1 que permita la conmutación controlada del apagado de los transistores T conectados en serie. Durante dichos ensayos se determina, para cada transistor T, el tiempo que tarda el transistor T en desaturarse para diferentes corrientes de colector Ic con una primera corriente de puerta Ig1 aplicada en la puerta G del transistor T correspondiente. La desaturación es detectada por el driver D una vez la tensión Vce en el primer electrodo principal C (tensión colector – emisor) del transistor T iguala al valor umbral Vu. Mediante ensayos previos se determina para cada transistor T la tensión Vce a partir de la cual se modificaría la corriente aplicada en la puerta G sin el método de la invención, debido a que el driver D detectaría que el transistor T se ha desaturado, correspondiéndose dicha tensión Vce con el valor umbral Vu.
Cuando un transistor T conmuta una corriente de colector Ic alta, el driver D requiere extraer una cantidad de carga menor por puerta G que cuando se conmuta un corriente de colector Ic menor, para que la tensión Vce en el primer electrodo principal C (tensión colector – emisor) del transistor T iguale el valor umbral Vu, lo cual es indicativo de desaturación. Una vez detectada la desaturación del transistor T con el valor umbral Vu, se deben extraer más cargas del terminal de puerta G para garantizar la completa desaturación del transistor T y así poder controlar la derivada de tensión Vce con la corriente de puerta de conmutación Igc. Este segundo proceso de extracción de cargas se lleva a cabo mediante una segunda corriente de puerta Ig2 aplicada en el terminal de puerta del IGBT, de amplitud menor que la primera corriente de puerta Ig1 pero mayor que la corriente de puerta de conmutación Igc. Cuando la tensión Vce es lo suficientemente alta, el driver D puede aplicar la corriente de puerta de conmutación Igc apropiada para controlar la derivada de tensión Vce.
Cuanto menor sea la corriente de colector Ic conmutada de un transistor T mayor es el tiempo que tarda el driver D en detectar la desaturación, por lo que mayor es la cantidad de cargas que se extraen de la puerta G de dicho transistor T durante la fase de retardo mediante la primera corriente de puerta Ig1. Cuando la tensión Vce en el primer electrodo principal C (tensión colector – emisor) del transistor T iguala al valor umbral Vu el driver D ha de pasar de aplicar una primera corriente de puerta Ig1 a una segunda corriente de puerta Ig2 en el terminal de puerta G. A mayor cantidad de cargas extraídas por la primera corriente de puerta Ig1, menor será la cantidad de cargas a extraer por la segunda corriente de puerta Ig2 y viceversa. Evidentemente, el driver D requiere un tiempo para pasar de aplicar la primera corriente de puerta Ig1 a la segunda corriente de puerta Ig2 así como a la corriente de puerta de conmutación Igc aplicada para controlar la derivada de tensión Vce. Este hecho puede provocar un incremento abrupto de la tensión Vce del transistor T en los casos en los que se extrae una cantidad elevada de cargas por la primera corriente de puerta Ig1 y el driver D no es capaz de cambiar de la primera corriente de puerta Ig1 a la segunda corriente de puerta Ig2 de forma inmediata. Este comportamiento hace que el proceso de conmutación no sea controlable por el driver D en todo el rango de corrientes de colector Ic si la amplitud de la primera corriente de puerta Ig1 es demasiado elevada, lo cual es interesante para minimizar el tiempo de retardo de los IGBTs conectados en serie y así la dispersión de estos tiempos, lo cual permite garantizar la sincronización de los transistores T conectados en serie. Es por ello conveniente limitar el tiempo en el que se aplica la primera corriente de puerta Ig1, de tal manera que a pesar de no alcanzar el valor umbral Vu de desaturación el driver D pueda cambiar a una segunda corriente de puerta Ig2 cuando en el terminal de puerta G existen cargas suficientes para que la tensión Vce del transistor T no aumente abruptamente. Dicho intervalo de tiempo limitado se corresponde con el intervalo de tiempo máximo Tmax, y se determina mediante ensayos previos, detectando para diferentes corrientes de colector Ic la situación (tiempo Tmax) a partir del cual se pierde el control de la derivada.
Preferentemente, los transistores T conectados en serie se han seleccionado de una misma serie de fabricación y/o de una misma familia, por lo que las características de todos ellos son sustancialmente iguales y puede ser suficiente con la determinación de un tiempo máximo Tmax para un transistor T, y con la determinación del valor umbral Vu de un transistor T, aplicándose después dichas determinaciones a todos los transistores T.
Así, en el método de la invención, mostrado a modo de diagramas de flujo en la figura 2, durante el apagado de los transistores T se sustituye la primera corriente de puerta Ig1 por una segunda corriente de puerta Ig2 cuando se cumple una las siguientes condiciones (la que primero se de) :
1) La tensión Vce de dicho transistor T iguala o supera al valor umbral
Vu predeterminado; y
2) Transcurrido el intervalo de tiempo máximo Tmax correspondiente desde la aplicación de la primera corriente de puerta Ig1, dicha tensión Vce no ha igualado o superado dicho valor umbral Vu.
La primera corriente de puerta Ig1 es lo más elevada posible que permita un correcto funcionamiento tanto del driver D como del transistor T correspondiente, de tal manera que se extraen el mayor número de cargas posible de la puerta G del transistor T y en el menor tiempo posible. De esta forma se minimiza la dispersión en los tiempos de retardo entre los transistores T conectados en serie y se garantiza la apertura síncrona de dichos transistores T. El cambio de la primera corriente de puerta Ig1 a la segunda corriente de puerta Ig2 se realiza siempre en un punto en el que la puerta G conserva un número de cargas suficiente para que se pueda mantener el control de la derivada de la tensión Vce de dicho transistor T, en cualquier condición de operación. Un riesgo de la pérdida del control de la derivada se da cuando la corriente de colector Ic del transistor T comprende un valor pequeño, de tal manera que a la hora de pasar de una corriente Ig1 a otra Ig2 en la puerta G de dicho transistor apenas quedan cargas que extraer, no pudiendo el driver D pasar de una corriente de puerta a otra antes de que se extraigan estas cargas, lo que deriva en un aumento rápido de la tensión Vce y por consiguiente en una pérdida del control de la derivada de tensión Con el método de la invención se asegura que el cambio de corriente a la corriente de puerta de conmutación Igc se da de una forma controlada, de tal manera que no se pierde el control de la derivada de tensión Vce, pudiendo mantenerse dicho control y pudiéndose así sincronizar todos los transistores T. De este modo, predeterminando el intervalo de tiempo máximo Tmax y el valor umbral Vu se consigue que, incluso con una corriente de colector Ic pequeña, el cambio de una corriente a otra en la puerta G (de Ig1 a Ig2 en este caso) se origine siempre antes de que se extraigan un número excesivo de cargas de la puerta G del transistor T correspondiente, lo que daría lugar a un aumento rápido de la tensión Vce del primer electrodo principal C, que se traduciría en una pérdida del control de la derivada de tensión Vce.
En la figura 3 se muestra un ejemplo de la evolución de la tensión Vce, con el método de la invención, y con dos corrientes de colector diferentes: una corriente de colector Ic1 elevada, y una corriente de colector Ic2 pequeña (en líneas discontinuas, le corresponde la tensión Vce con líneas discontinuas) . Con la corriente de colector Ic2, la corriente de puerta Ig pasa de Ig1 a Ig2 cuando transcurre el tiempo máximo Tmax (condición 2) , mientras que con la corriente de colector Ic1 dicha corriente de puerta Ig pasa de Ig1 a Ig2 cuando la tensión Vce a igualado o superado el valor umbral Vu (condición 1) . Con dicha corriente de colector Ic2, con la segunda corriente de puerta Ig2 se siguen extrayendo cargas pero en con menor rapidez, de tal manera que cuando se desatura plenamente el transistor T se puede controlar la derivada de tensión Vce. Tal y como se muestra en dicha figura 3, la derivada de la tensión Vce (desde el punto 1 al 2 en dicha figura 3) es igual para ambos casos.
